易灵思JTAG写入Flash工程的创建过程和烧写操作
易灵思在通过jtag写入flash时，需要手动创建一个打通jtag到flash的bridge,这里我们来介绍下工程创建过程和烧写操作。
一、创建spi_flash_loader工程
1、在工程安装路径c:efinity2021.2ipmipefx_spi_loadersource有用于打通jtag与flash路径的源文件。
2、复制工程安装路径 ...efinity2021.2ipmipefx_spi_loaderfpgat8q144_eng_board下的demo工程到相应的位置，并打开。
3、添加约束c:efinity2021.2ipmipefx_spi_loaderfpgaconstraint
4、修改需要配置的器件 ；
4、把步骤1中的source文件添加到工程中。
5、修改interface designer中时钟。trion fpga没有内部振荡器，所以需要外部时钟；主要保留ext_clkin,miso,mosi,nss,sclk等信号。另外注意修改pll的输入输出时钟，其中ext_clkin是pll的参考时钟，bridge使用的时钟频率最好不要超过50兆
6、删除每个module部分的“'ip_module_name”module,如下操作：
把 `ip_module_name(adbg_crc32) (clk, data, enable,...);修改成 adbg_crc32(clk,data,enable,...);
7、修改top module信号定义。把用不到的信号屏蔽掉。并在内部重新定义rstn信号并赋值为1。
moduleefx_spi_loader_top(//system// input rstn,input clkin,// input locked,// spi flash interfaceinput miso,// input miso_1,output sclk,output nss,// output nss_1,output mosi,// output mosi_1,// output wp_n,// output hold_n,);... ...wire rstn;assign rstn =1'b1; 8、添加约束。
9、编译即可以生成
10、烧写过程先在programmer中选择jtag模式，配置spi_flash_loader.bin文件，完成之后，再选择工程的hex文件，并把programming mode中的spi active using jtag bridge
目前发现修改了fifo的深度可能 造成flash的读取验证不成功。所以如果在小器件，比如t8上发现存在资源不够，可以把和mosi_1，miso_1相关的模块屏蔽。
parameter wfifo_depth = wfifo_depth_256 * 256;parameter rfifo_depth = rfifo_depth_256 * 256;
莱迪思灵活的充电控制器支持高通快速充电技术
菜鸟“快递擎天柱”：对接无人机、无人车
元器件供应链出海战略：金航标kinghelm宋沅明带领外贸同事王杜娟外出学习
中国新能源汽车成为主流，销量占比达50％以上
面对万亿级的云计算市场，华为云的未来值得期待
易灵思JTAG写入Flash工程的创建过程和烧写操作
台积电再现排队潮，最先进制程越来越抢手
电动汽车中电压和电流同步功能的智能接线盒
现代Ioniq无人驾驶概念车体验：没有瑕疵 转弯正确 永不超速
福布斯安全系统--车尾监控系统(图)
管理PCB的制造成本
自然风电扇无极调速器的电路概述和原理分析
使用LM35和ATtiny13的PWM冷却风扇控制器和过温保护
2017年度CES创新产品出炉：这30款新品能否入你法眼?
阿里AIoT定制电视项目启动 将给智能电视行业带来惊喜
什么是Adaptive AUTOSAR？不使用Adaptive AUTOSAR行不行？
荣耀运动蓝牙耳机xSport极光蓝版开售, 你的“蓝朋友”已上线
空调变压器是如何工作的，它的工作原理如何
如何训练ChatGPT？中国版ChatGPT下月面世
5G网络是构筑守护良渚遗址的最强中枢神经
一、创建spi_flash_loader工程
1、在工程安装路径c:efinity2021.2ipmipefx_spi_loadersource有用于打通jtag与flash路径的源文件。
2、复制工程安装路径 ...efinity2021.2ipmipefx_spi_loaderfpgat8q144_eng_board下的demo工程到相应的位置，并打开。
3、添加约束c:efinity2021.2ipmipefx_spi_loaderfpgaconstraint
4、修改需要配置的器件 ；
4、把步骤1中的source文件添加到工程中。
5、修改interface designer中时钟。trion fpga没有内部振荡器，所以需要外部时钟；主要保留ext_clkin,miso,mosi,nss,sclk等信号。另外注意修改pll的输入输出时钟，其中ext_clkin是pll的参考时钟，bridge使用的时钟频率最好不要超过50兆
6、删除每个module部分的“'ip_module_name”module,如下操作：
把 `ip_module_name(adbg_crc32) (clk, data, enable,...);修改成 adbg_crc32(clk,data,enable,...);
7、修改top module信号定义。把用不到的信号屏蔽掉。并在内部重新定义rstn信号并赋值为1。
moduleefx_spi_loader_top(//system// input rstn,input clkin,// input locked,// spi flash interfaceinput miso,// input miso_1,output sclk,output nss,// output nss_1,output mosi,// output mosi_1,// output wp_n,// output hold_n,);... ...wire rstn;assign rstn =1'b1; 8、添加约束。
9、编译即可以生成
10、烧写过程先在programmer中选择jtag模式，配置spi_flash_loader.bin文件，完成之后，再选择工程的hex文件，并把programming mode中的spi active using jtag bridge
目前发现修改了fifo的深度可能 造成flash的读取验证不成功。所以如果在小器件，比如t8上发现存在资源不够，可以把和mosi_1，miso_1相关的模块屏蔽。
parameter wfifo_depth = wfifo_depth_256 * 256;parameter rfifo_depth = rfifo_depth_256 * 256;
莱迪思灵活的充电控制器支持高通快速充电技术
菜鸟“快递擎天柱”：对接无人机、无人车
元器件供应链出海战略：金航标kinghelm宋沅明带领外贸同事王杜娟外出学习
中国新能源汽车成为主流，销量占比达50％以上
面对万亿级的云计算市场，华为云的未来值得期待
易灵思JTAG写入Flash工程的创建过程和烧写操作
台积电再现排队潮，最先进制程越来越抢手
电动汽车中电压和电流同步功能的智能接线盒
现代Ioniq无人驾驶概念车体验：没有瑕疵 转弯正确 永不超速
福布斯安全系统--车尾监控系统(图)
管理PCB的制造成本
自然风电扇无极调速器的电路概述和原理分析
使用LM35和ATtiny13的PWM冷却风扇控制器和过温保护
2017年度CES创新产品出炉：这30款新品能否入你法眼?
阿里AIoT定制电视项目启动 将给智能电视行业带来惊喜
什么是Adaptive AUTOSAR？不使用Adaptive AUTOSAR行不行？
荣耀运动蓝牙耳机xSport极光蓝版开售, 你的“蓝朋友”已上线
空调变压器是如何工作的，它的工作原理如何
如何训练ChatGPT？中国版ChatGPT下月面世
5G网络是构筑守护良渚遗址的最强中枢神经