3D集成电路如何实现
早期ieee院士saraswat、rief和meindl预测，“芯片互连恐怕会使半导体工业的历史发展减速或者止步……”，首次提出应该探索电路的3d集成技术。
2007年9月，半导体工业协会(sia)宣称：“在未来大约10-15年内，缩小晶体管尺寸的能力将受到物理极限的限制”，因此3d集成的需求变得更加明显。全新的器件结构，比如碳纳米管、自旋电子或者分子开关等，在10-15年内还不能准备好。5新型组装方法，如3d集成技术再次被提了出来。
存储器速度滞后问题是3d集成的另一个推动因素，众所周知，相对于处理器速度，存储器存取速度的发展较慢，导致处理器在等待存储器获取数据的过程中被拖延。在多核处理器中，这一问题更加严重，可能需要将存储器与处理器直接键合在一起。
3d ic集成技术的拯救
2005年2月，当《ics going vertical》发表时，几乎没有读者认识到发生在3d ic集成中的技术进步，他们认为该技术只是叠层和引线键合，是一种后端封装技术。
今天，3d集成被定义为一种系统级集成结构，在这一结构中，多层平面器件被堆叠起来，并经由穿透硅通孔(tsv)在z方向连接起来(图1)。
为制造这样的叠层结构，已经开发了很多工艺，下面所列的正是其中的关键技术：
■ tsv制作：z轴互连是穿透衬底(硅或者其他半导体材料)而且相互电隔离的连接，tsv的尺寸取决于在单层上需要的数据获取带宽;
■层减薄技术：初步应用需减薄到大约75~50μm，而在将来需减薄到约25~1μm;
■ 对准和键合技术：或者芯片与晶圆(d2w)之间，或者晶圆与晶圆(w2w)之间。
通过插入tsv、减薄和键合，3d ic集成可以省去很大一部分封装和互连工艺。然而，目前还未完全明确，这些在整个制造工艺中需要集成在什么位置。似乎对于tsv工艺，可以在ic制造和减薄过程中，经由idm或晶圆厂获得，而键合可以由idm实现，也可以在封装操作中由外部的半导体组装和测试提供商(osats)实现，但这有可能在技术成熟时发生变化。
在将来很有可能发生的是，3d ic集成技术会从ic制造与封装之间的发展路线发生交叠时开始。
3d工艺选择
tsv可以在ic制造过程中制作(先制作通孔，via first)，也可以在ic制造完成之后制作(后制作通孔，via last)。在前一种情况下，前道互连(feol)型tsv是在ic布线工艺开始之前制作的，而后道互连(beol)型tsv则是在金属布线工艺过程中在ic制造厂中实现的。
feol型通孔是在所有cmos工艺开始之前在空白的硅晶圆上制造实现的(图2)。使用的导电材料必须可以承受后续工艺的热冲击(通常高于1000℃)，因而只能选用多晶硅材料。在beol过程中制造的tsv可以使用金属钨或铜，而且在通常情况下，制作流程处于整个集成电路工艺的早期，以保证tsv不会占据宝贵的互连布线资源。在feol和beol两种情况下，tsv都必须设计进ic布线之中。
tsv也可以在cmos器件制造完成之后制作。在键合工艺之前完成，或者在键合工艺之后完成。由于cmos器件已经制作完成，因此在通孔形成时晶圆不需要再经受高温处理，所以可以使用铜导电材料。很明显，制作这些通孔的空白区域需要在设计芯片时就予以考虑。
如果可以选择，无论是feol还是beol方案，只要是在晶圆代工厂制作tsv，都是相对简单的选择。beol互连层是一个拥有不同介质和金属层的复杂混合体。刻蚀穿透这些层很困难，而且是由不同产品具体决定的。在完整的ic制造之后通过刻蚀穿透beol层来制作tsv会阻碍布线通道，增加布线复杂性并增加芯片尺寸，可能会需要一个额外的布线层。既然诸如tsmc(中国***省台北)和特许(新加坡)等晶圆厂已宣称他们有意向量产化tsv制造，那么在ic制造工艺中制作通孔将成为一个更切实可行的选择。
基于JAZZ 0．35 μm BICMOS工艺的低噪声放大器设计
电子芯闻早报：紫光收购美光新进展
最理想的MCU+FPGA架构
安森美电机开发套件获中国2021年Top 10电源产品奖
通过费托合成工艺提高CO加氢对高碳氢化合物的选择性
3D集成电路如何实现
美国推出新版本RFID标签读取机器人AdvanRobot
工业物联网和智能制造你需要知道的有什么
如何利用matlab设计一个线性相位FIR带通滤波器，并在FPGA上实现
3.5寸串口屏在按摩椅上的应用方案
800G超高速光网络将进入部署高峰期
太阳能杀虫灯替代农药杀虫的好处
风电、光伏、光热新能源行业发展前景分析
东软通过TISAX最高等级AL3评审认证 LG21年利润2.23万亿韩元
思亚诺最新发布其极高性价比CMMB移动电视芯片产品
简单了解二极管的特点与选型
台积电32亿买地 抢先建18寸厂
华为与三星都将推出折叠手机 一场大战即将到来
工业应用需要可靠的坚固硬件
中国电信正式启动2019年光模块集采项目
2007年9月，半导体工业协会(sia)宣称：“在未来大约10-15年内，缩小晶体管尺寸的能力将受到物理极限的限制”，因此3d集成的需求变得更加明显。全新的器件结构，比如碳纳米管、自旋电子或者分子开关等，在10-15年内还不能准备好。5新型组装方法，如3d集成技术再次被提了出来。
存储器速度滞后问题是3d集成的另一个推动因素，众所周知，相对于处理器速度，存储器存取速度的发展较慢，导致处理器在等待存储器获取数据的过程中被拖延。在多核处理器中，这一问题更加严重，可能需要将存储器与处理器直接键合在一起。
3d ic集成技术的拯救
2005年2月，当《ics going vertical》发表时，几乎没有读者认识到发生在3d ic集成中的技术进步，他们认为该技术只是叠层和引线键合，是一种后端封装技术。
今天，3d集成被定义为一种系统级集成结构，在这一结构中，多层平面器件被堆叠起来，并经由穿透硅通孔(tsv)在z方向连接起来(图1)。
为制造这样的叠层结构，已经开发了很多工艺，下面所列的正是其中的关键技术：
■ tsv制作：z轴互连是穿透衬底(硅或者其他半导体材料)而且相互电隔离的连接，tsv的尺寸取决于在单层上需要的数据获取带宽;
■层减薄技术：初步应用需减薄到大约75~50μm，而在将来需减薄到约25~1μm;
■ 对准和键合技术：或者芯片与晶圆(d2w)之间，或者晶圆与晶圆(w2w)之间。
通过插入tsv、减薄和键合，3d ic集成可以省去很大一部分封装和互连工艺。然而，目前还未完全明确，这些在整个制造工艺中需要集成在什么位置。似乎对于tsv工艺，可以在ic制造和减薄过程中，经由idm或晶圆厂获得，而键合可以由idm实现，也可以在封装操作中由外部的半导体组装和测试提供商(osats)实现，但这有可能在技术成熟时发生变化。
在将来很有可能发生的是，3d ic集成技术会从ic制造与封装之间的发展路线发生交叠时开始。
3d工艺选择
tsv可以在ic制造过程中制作(先制作通孔，via first)，也可以在ic制造完成之后制作(后制作通孔，via last)。在前一种情况下，前道互连(feol)型tsv是在ic布线工艺开始之前制作的，而后道互连(beol)型tsv则是在金属布线工艺过程中在ic制造厂中实现的。
feol型通孔是在所有cmos工艺开始之前在空白的硅晶圆上制造实现的(图2)。使用的导电材料必须可以承受后续工艺的热冲击(通常高于1000℃)，因而只能选用多晶硅材料。在beol过程中制造的tsv可以使用金属钨或铜，而且在通常情况下，制作流程处于整个集成电路工艺的早期，以保证tsv不会占据宝贵的互连布线资源。在feol和beol两种情况下，tsv都必须设计进ic布线之中。
tsv也可以在cmos器件制造完成之后制作。在键合工艺之前完成，或者在键合工艺之后完成。由于cmos器件已经制作完成，因此在通孔形成时晶圆不需要再经受高温处理，所以可以使用铜导电材料。很明显，制作这些通孔的空白区域需要在设计芯片时就予以考虑。
如果可以选择，无论是feol还是beol方案，只要是在晶圆代工厂制作tsv，都是相对简单的选择。beol互连层是一个拥有不同介质和金属层的复杂混合体。刻蚀穿透这些层很困难，而且是由不同产品具体决定的。在完整的ic制造之后通过刻蚀穿透beol层来制作tsv会阻碍布线通道，增加布线复杂性并增加芯片尺寸，可能会需要一个额外的布线层。既然诸如tsmc(中国***省台北)和特许(新加坡)等晶圆厂已宣称他们有意向量产化tsv制造，那么在ic制造工艺中制作通孔将成为一个更切实可行的选择。
基于JAZZ 0．35 μm BICMOS工艺的低噪声放大器设计
电子芯闻早报：紫光收购美光新进展
最理想的MCU+FPGA架构
安森美电机开发套件获中国2021年Top 10电源产品奖
通过费托合成工艺提高CO加氢对高碳氢化合物的选择性
3D集成电路如何实现
美国推出新版本RFID标签读取机器人AdvanRobot
工业物联网和智能制造你需要知道的有什么
如何利用matlab设计一个线性相位FIR带通滤波器，并在FPGA上实现
3.5寸串口屏在按摩椅上的应用方案
800G超高速光网络将进入部署高峰期
太阳能杀虫灯替代农药杀虫的好处
风电、光伏、光热新能源行业发展前景分析
东软通过TISAX最高等级AL3评审认证 LG21年利润2.23万亿韩元
思亚诺最新发布其极高性价比CMMB移动电视芯片产品
简单了解二极管的特点与选型
台积电32亿买地 抢先建18寸厂
华为与三星都将推出折叠手机 一场大战即将到来
工业应用需要可靠的坚固硬件
中国电信正式启动2019年光模块集采项目