ADC的奇怪FFT结果
david buchanan
我最近收到了这个询问，我能够很快解决它。下面的fft结果说明了设计人员的问题：
图1.ad9684 adc采样电流（500 msps、170.3 mhz a）的良好和不良fft结果在在 –1 分贝时。
客户报告说，fft结果不仅看起来很疯狂，而且不一致。这种行为也与我最初对正在发生的事情的猜测一致：时钟源关闭或未连接，转换器的输入采样时钟接收器自行振荡。如果连接时钟的电缆是间歇性的或信号路径中的某个组件是片状的，也会发生这种情况。正如我所说，这个问题并没有花太长时间来解决，因为我已经多次看到类似的结果。图 2 显示了在此操作条件下您可能会看到的其他一些 fft：
图2.不稳定时钟振荡的fft结果示例。
在几乎所有应用中，您都希望采样时钟输入为单个频率。当您查看频域时，由于相位或热噪声、频率不稳定或不需要的频率成分而导致的任何变化都会导致采样时钟和模拟输入信号之间的预期关系中断。参见应用笔记an-756，了解时钟上的细微相位噪声或调制如何在采样时使输入信号失真。
在这种情况下，罪魁祸首是什么？高速adc的采样时钟输入通常是共享相同共模偏置的差分输入，接收器具有非常高的增益。因此，在没有施加差分信号的情况下，输入在相同的电压下偏置，任何非共模噪声都可能导致采样时钟接收器振荡。在这种情况下，振荡将不是一个纯频率（如果是，它可能是一个很好的功能）。相反，频率将随机变化。由于采样时钟频率随机变化，模拟输入的能量将分布在频域的奈奎斯特带宽上。
在大多数情况下，您只需要识别这一点并恢复预期的时钟参考以继续测试。但是，如果要验证这是问题所在，请观察adc的数据时钟输出（dco）（注意，这不适用于jesd204b输出）。这通常是adc采样时钟的延迟副本，或者采样时钟的分频版本（如果您采用任何会降低数据速率的数字特性）。对于图1中的好和坏fft，数据时钟输出如图3所示：
图3.用于图1所示两种fft情况的adc数据时钟输出。
如您所见，该周期与我们预期的一样变化。我当然理解为什么你在第一次遇到（甚至第一次）时不会意识到这一点。从表面上看，测试台似乎在运行，但结果突然令人困惑。adc 是否损坏？数据捕获是否混乱？软件是否已损坏？不，只是缺少信号源。
微软研究团队公开了四个最新的虚拟现实研究成果
自动化立体仓库的设计要点概括
浅谈CAN FD总线协议帧格式
薄膜电容的发展空间和购买注意事项
LCD触摸屏功能实现控制电机的设计
ADC的奇怪FFT结果
高频PCB布线的设计与技巧
莱迪思半导体针对工业市场提供增强的视频桥接解决方案
行业首个基于地理位置感知控制智能家居系统曝光
变频电机的接线方法
三电平全桥LLC电路工作原理
使用Nuke和OpenUSD将3D愿景变为现实
智能制药剖析：用于患者参与和保护的物联网连接NFC标签
研究团队克服OLED显示屏缺乏高效能蓝光的挑战
电路的作用有哪些
电阻器中什么时候需要降额
SIA报告称全球半导体市场去年销售额增长13.7%
联发科发布出新一代可透过USB Type-C介面进行手机充电的解决方案
蚌埠市正打造“中国智能传感谷”
数字隔离器在工业电机驱动应用中具有性能优势
我最近收到了这个询问，我能够很快解决它。下面的fft结果说明了设计人员的问题：
图1.ad9684 adc采样电流（500 msps、170.3 mhz a）的良好和不良fft结果在在 –1 分贝时。
客户报告说，fft结果不仅看起来很疯狂，而且不一致。这种行为也与我最初对正在发生的事情的猜测一致：时钟源关闭或未连接，转换器的输入采样时钟接收器自行振荡。如果连接时钟的电缆是间歇性的或信号路径中的某个组件是片状的，也会发生这种情况。正如我所说，这个问题并没有花太长时间来解决，因为我已经多次看到类似的结果。图 2 显示了在此操作条件下您可能会看到的其他一些 fft：
图2.不稳定时钟振荡的fft结果示例。
在几乎所有应用中，您都希望采样时钟输入为单个频率。当您查看频域时，由于相位或热噪声、频率不稳定或不需要的频率成分而导致的任何变化都会导致采样时钟和模拟输入信号之间的预期关系中断。参见应用笔记an-756，了解时钟上的细微相位噪声或调制如何在采样时使输入信号失真。
在这种情况下，罪魁祸首是什么？高速adc的采样时钟输入通常是共享相同共模偏置的差分输入，接收器具有非常高的增益。因此，在没有施加差分信号的情况下，输入在相同的电压下偏置，任何非共模噪声都可能导致采样时钟接收器振荡。在这种情况下，振荡将不是一个纯频率（如果是，它可能是一个很好的功能）。相反，频率将随机变化。由于采样时钟频率随机变化，模拟输入的能量将分布在频域的奈奎斯特带宽上。
在大多数情况下，您只需要识别这一点并恢复预期的时钟参考以继续测试。但是，如果要验证这是问题所在，请观察adc的数据时钟输出（dco）（注意，这不适用于jesd204b输出）。这通常是adc采样时钟的延迟副本，或者采样时钟的分频版本（如果您采用任何会降低数据速率的数字特性）。对于图1中的好和坏fft，数据时钟输出如图3所示：
图3.用于图1所示两种fft情况的adc数据时钟输出。
如您所见，该周期与我们预期的一样变化。我当然理解为什么你在第一次遇到（甚至第一次）时不会意识到这一点。从表面上看，测试台似乎在运行，但结果突然令人困惑。adc 是否损坏？数据捕获是否混乱？软件是否已损坏？不，只是缺少信号源。
微软研究团队公开了四个最新的虚拟现实研究成果
自动化立体仓库的设计要点概括
浅谈CAN FD总线协议帧格式
薄膜电容的发展空间和购买注意事项
LCD触摸屏功能实现控制电机的设计
ADC的奇怪FFT结果
高频PCB布线的设计与技巧
莱迪思半导体针对工业市场提供增强的视频桥接解决方案
行业首个基于地理位置感知控制智能家居系统曝光
变频电机的接线方法
三电平全桥LLC电路工作原理
使用Nuke和OpenUSD将3D愿景变为现实
智能制药剖析：用于患者参与和保护的物联网连接NFC标签
研究团队克服OLED显示屏缺乏高效能蓝光的挑战
电路的作用有哪些
电阻器中什么时候需要降额
SIA报告称全球半导体市场去年销售额增长13.7%
联发科发布出新一代可透过USB Type-C介面进行手机充电的解决方案
蚌埠市正打造“中国智能传感谷”
数字隔离器在工业电机驱动应用中具有性能优势