分析师点评Intel 22nm三栅技术
本文核心议题：本文是对intel 22nm三栅技术的后续追踪报道，为此，这里搜集了多位业界观察家、分析家对此的理解和意见，以便大家i更深入的了解ntel 22nm三栅技术。
鳍数可按需要进行调整（intel 22nm三栅发布会原图）
传统的平面型晶体管沟道位于栅电极的下方，沟道为平面2d结构，平行与衬底，沟道的导通由单个栅电极控制；而三栅垂直型晶体管的沟道位置则位于垂直于衬底的鳍（fin）中，沟道所在位置的鳍周围被三个栅极从三个方向包围。不仅如此，还可以采用将多个鳍并联在一起，以增加晶体管的总电流的方法来提升管子的性能。按照intel自己的说法，比较32nm平面型器件，22nm三栅管子在性能同等的条件下功耗可减少50%以上，而在功耗同等的条件下性能则可增加37%左右。
尽管intel并不愿意过早透露22nm三栅制程的较多技术和制造细节，但intel高管mark bohr已经承认采用22nm三栅技术其制造成本约比32nm技术提高了2-3%左右，这部分增加的成本主要是由于蚀刻/淀积技术的复杂化而造成的--这主要是由于intel仍然使用193nm液浸式光刻+双重成像（简称193i+dp）方法来制造22nm三栅晶体管，因此需要采用更复杂的技术手段来保证193i+dp的可用性。不过，deutsche bank的分析师ross seymore认为这部分成本的增加，应该可以用晶体管密度提升带来的成本下降来弥补。
gartner的分析师dean freeman则强调22nm三栅工艺的实现主要对三个方面提出了相对较高的要求，一是光刻技术方面的要求，二是控制鳍侧壁离子注入掺杂均匀性的要求，三是鳍边缘粗糙度控制方面的要求。
intel2006年曾对外展示过的采用hkmg工艺制作的三栅晶体管的纵切图片
intel2007年曾对外展示过的采用hkmg工艺制作的三栅晶体管的图片栅极截面
而 linley group的分析师 tom halfhill则进一步把这些制程技术方面的要求细化为了四个方面：一是垂直鳍需要将较厚的硅层蚀刻后得到，二是要保证鳍尺寸均一性对蚀刻技术的要求更高，三是要在鳍的三面淀积栅极金属材料的要求（intel 22nm三栅制程采用了hkmg栅极，仍然采用gate last工艺制作），四则是为了保证过程控制，有更严格的测试和验证工艺方面的要求。在22nm三栅晶体管中，鳍和金属栅的厚度，宽度尺寸会影响晶体管的性能。最后，按照电路设计的要求，还需要能够灵活控制鳍的尺寸来实现某部分电路性能，延迟参数和功耗的优化。
chipworks的dick james则强调三栅制程需要采用全新的电路设计和布局准则，因此不太可能使用三栅sram+逻辑电路采用平面型晶体管结构的混合工艺（实际上此前的报道已经证实了这一点）。另外，freeman还评价说，赶在应用euv之前启用三栅工艺，还可以避免同时启用euv和三栅两种新技术导致的麻烦。
人工智能具备创造力吗
影响激光切割尺寸精度的因素有哪些
基于HY16F198和霍尔传感器实现电流数值测量系统的设计
VMware Inc.在VMware vSphere 7中引入了一项新的集成功能
CTSD精密ADC：利用异步采样速率转换(ASRC)简化数字数据接口
分析师点评Intel 22nm三栅技术
3D-AI多目标检测器有效帮助规划道路和城市未来
最清晰华为P10渲染图再曝光：分屏设计+麒麟960！
中美两国在人工智能领域应当怎么做
分享一个有趣的LED装饰项目
三星发布新的Galaxy Note7召回细则 不再发放退货补贴
犹抱琵琶半遮面？小米6究竟能不能666，看这
隔离式栅极驱动器用例：便携式发电站
华为Mate10什么时候上市？华为Mate10最新消息：华为Mate10即将发布，美得窒息苹果三星自叹不如
黑硅太阳能电池转换效率达到18.2%
使用LabVIEW与PXI进行自动化蓝光播放机视频和音频测试
中兴axon 20评测 中兴屏下摄像头手机评测 拆解首款量产屏下摄像5G手机
电动拖把什么牌子好？清洁高效快速！
安全积分超市落地工地安全生产大变化
赛灵思推出两种实时视频转码解决方案,专为实现高质量直播视频而开发
鳍数可按需要进行调整（intel 22nm三栅发布会原图）
传统的平面型晶体管沟道位于栅电极的下方，沟道为平面2d结构，平行与衬底，沟道的导通由单个栅电极控制；而三栅垂直型晶体管的沟道位置则位于垂直于衬底的鳍（fin）中，沟道所在位置的鳍周围被三个栅极从三个方向包围。不仅如此，还可以采用将多个鳍并联在一起，以增加晶体管的总电流的方法来提升管子的性能。按照intel自己的说法，比较32nm平面型器件，22nm三栅管子在性能同等的条件下功耗可减少50%以上，而在功耗同等的条件下性能则可增加37%左右。
尽管intel并不愿意过早透露22nm三栅制程的较多技术和制造细节，但intel高管mark bohr已经承认采用22nm三栅技术其制造成本约比32nm技术提高了2-3%左右，这部分增加的成本主要是由于蚀刻/淀积技术的复杂化而造成的--这主要是由于intel仍然使用193nm液浸式光刻+双重成像（简称193i+dp）方法来制造22nm三栅晶体管，因此需要采用更复杂的技术手段来保证193i+dp的可用性。不过，deutsche bank的分析师ross seymore认为这部分成本的增加，应该可以用晶体管密度提升带来的成本下降来弥补。
gartner的分析师dean freeman则强调22nm三栅工艺的实现主要对三个方面提出了相对较高的要求，一是光刻技术方面的要求，二是控制鳍侧壁离子注入掺杂均匀性的要求，三是鳍边缘粗糙度控制方面的要求。
intel2006年曾对外展示过的采用hkmg工艺制作的三栅晶体管的纵切图片
intel2007年曾对外展示过的采用hkmg工艺制作的三栅晶体管的图片栅极截面
而 linley group的分析师 tom halfhill则进一步把这些制程技术方面的要求细化为了四个方面：一是垂直鳍需要将较厚的硅层蚀刻后得到，二是要保证鳍尺寸均一性对蚀刻技术的要求更高，三是要在鳍的三面淀积栅极金属材料的要求（intel 22nm三栅制程采用了hkmg栅极，仍然采用gate last工艺制作），四则是为了保证过程控制，有更严格的测试和验证工艺方面的要求。在22nm三栅晶体管中，鳍和金属栅的厚度，宽度尺寸会影响晶体管的性能。最后，按照电路设计的要求，还需要能够灵活控制鳍的尺寸来实现某部分电路性能，延迟参数和功耗的优化。
chipworks的dick james则强调三栅制程需要采用全新的电路设计和布局准则，因此不太可能使用三栅sram+逻辑电路采用平面型晶体管结构的混合工艺（实际上此前的报道已经证实了这一点）。另外，freeman还评价说，赶在应用euv之前启用三栅工艺，还可以避免同时启用euv和三栅两种新技术导致的麻烦。
人工智能具备创造力吗
影响激光切割尺寸精度的因素有哪些
基于HY16F198和霍尔传感器实现电流数值测量系统的设计
VMware Inc.在VMware vSphere 7中引入了一项新的集成功能
CTSD精密ADC：利用异步采样速率转换(ASRC)简化数字数据接口
分析师点评Intel 22nm三栅技术
3D-AI多目标检测器有效帮助规划道路和城市未来
最清晰华为P10渲染图再曝光：分屏设计+麒麟960！
中美两国在人工智能领域应当怎么做
分享一个有趣的LED装饰项目
三星发布新的Galaxy Note7召回细则 不再发放退货补贴
犹抱琵琶半遮面？小米6究竟能不能666，看这
隔离式栅极驱动器用例：便携式发电站
华为Mate10什么时候上市？华为Mate10最新消息：华为Mate10即将发布，美得窒息苹果三星自叹不如
黑硅太阳能电池转换效率达到18.2%
使用LabVIEW与PXI进行自动化蓝光播放机视频和音频测试
中兴axon 20评测 中兴屏下摄像头手机评测 拆解首款量产屏下摄像5G手机
电动拖把什么牌子好？清洁高效快速！
安全积分超市落地工地安全生产大变化
赛灵思推出两种实时视频转码解决方案,专为实现高质量直播视频而开发