PowerVR GPU架构的性能优化建议
最近在看移动gpu优化的时候对tiledbased gpu有一些疑惑，特别是常说的alpha-blend比alpha-test在移动gpu上快的奇特性质，于是找了powervr相关的文档来阅读，也做个记录。
imagination的powervr架构的gpu之前主要是ios手机系列的gpu供应商，而苹果自从17年宣布要逐步放弃使用imagination的gpu技术转而自主研发gpu开始，powervr架构就似乎前途未卜。apple a11处理器开始到最新的iphone xs 使用的a12处理器，都是苹果自研的gpu，相比起之前的powervr的gpu有巨大的性能提升。虽然苹果转向了自研gpu，但似乎其架构还是继承于pvr，相应的tbdr也是保留的，所以powervr架构相关的知识对于ios的gpu开发依旧还是有用的。同时metal2提供了一些新的feature如imageblocks，raster order groups等新feature，这部分是apple对tbdr架构的加强与优化。
主流图形架构
immediate mode renderer（imr）
tile based renderer（tbr）
tile based deferred renderer（tbdr）
unified and non-unified shader architecture
非统一的着色器架构上vertex shader要等待fragment shader执行完后才能push处理完的顶点数据丢给fs单元。
而统一的着色器架构，处理会减少等待时间，提升性能。powervr全部采用的都是unified shader architecture.
overdraw
由于geometry提交顺序的不同，会有一些fragment会被重复绘制。
为了减少overdraw的情形，图形计算核心会进行early-z testing的操作以减少overdraw。
imr
每一个渲染对象/drawcall完成了整个渲染管线流程写入framebuffer才会开始渲染下一个对象/drawcall。在imr模式下，early-z test可以直接将深度测试的几何图元跳过以提升性能，但是early-z test依赖渲染绘制对象的提交顺序是从前往后的。
同时每一次渲染完的color与depth数据读取写回到colorbuffer与depth/stencil buffer是都会产生很大的带宽消耗。普通的read-modify-write都是在system memory与gpu之间传输数据，如zwrite/write，blend这些。所以imr的架构会有一个很大显存cache来优化这部分大量的内存带宽消耗。
tbr
整个光栅化和fragment处理会被分为一个个tile进行处理，通常为16×16大小的tile。
tbr的结构添加了on-chip buffers用来储存tiling后的depth buffer和color buffer。原先imr架构中对主存中color/depth buffer进行read-modify-write的操作变成直接在gpu中的高速内存操作，减少了最影响性能的系统内存传输的开销。
虽然tbr减少了imr的带宽开销，但是依然没有解决overdraw的问题。
tbdr
powervr的渲染架构 tile based deferred rendering（tbdr）
数据从内存到gpu之间的传输是最大的性能消耗，powervr架构的tbdr，on-chip buffer都为了该目标而优化。
tbdr 架构关注于在渲染管线中尽可能移除冗余的操作与计算，最小化内存带宽和能耗同时提升管线处理的吞吐量。
tbdr将每个tiler的渲染过程拆分为两个步骤，一个是hidden surface removal（hsr）和 deferred pixel shading。
tbdr会尽可能地延迟pixel shading的时间，直到所有光栅化后的fragment完成了depthtest和hsr。对于一个场景中全是不透明几何图元的渲染画面来说。每一个光栅化完的fragment patch会经过hsr和depth test，在所有triangle完成了raster之后，最后留下来的fragment会留下来执行pixel shading。也就是在这种情况下tile中的每一个像素只执行一次pixel shader。
如果渲染流程中有alpha test/blend/pixel depth write，就会阻断deferred shading，因为这个时候需要执行shading，才能正确进行后续fragment的计算。
alpha test需要执行shading 算出当前fragment的alpha，判断该fragment是否被丢弃。
alpha blend 需要读取framebuffer中当前像素之前的颜色。
pixel depth write会影响到后续fragment的hsr与depth test。
这三种情况下pixel depth write，因为会影响到后续fragment hsr/depth，所以这个时候一定要执行该像素的shading，打乱了原先deferred的流程。具体要看gpu实现时时把整个hsr步骤积累的fragment都shading掉还是只把当前fragment shading掉。
而对于alphablend来说，它并不一定要打断deferred shading。
遇到blending的fragment，可以把该fragment像素位置的所有fragment按顺序保留在列表中，等到shading时按顺序计算blend。
但这样就会增加pixel shading的次数。具体的实现还是要参照gpu的实现方式，由于使用tbr，blend的开销相对比imr还是降低了很多。
alpha-test的情况是和pixel depth write类似，由于alpha test失败fragment会被丢弃，如果其开启了depthwrite，那么就一定要执行shading。因为alpha-test会影响后续fragment的hsr/z-test的流程。如果没有开启depth write，也可以和blend一样保留后续所有fragment的方式来延迟shading。但是这个时候后续该位置的fragment patch都是不能被移出shading列表的，延迟shading也没有意义了。
关于powervr 架构
vector处理单元
高效计算单元，同时计算3到4个元素。如果一个计算的值小于4个，那么其他的计算会被浪费。只对一个元素进行计算时，效率会降低到25%，造成计算和电能的浪费，可以通过合并vector来优化。
scalar处理单元
标量计算单元更加灵活，不需要填充其他的位宽数据。每一个硬件tick比起非向量化优化的代码能处理更多有效的数据值。
verte processing （tiler）
tile accelerator（ta）计算每个transform后的图元属于哪个tile。
计算完后，per-tile队列会更新。变换后的几何体和tile list会被储存在parameter buffer（pb）中。pb被储存在系统内存中。
per-tile rasterization （render）
image sythesis processor（isp）获取当前tile的primitive数据，进行hsr，同时进行z-test和stencil test。isp只处理screenspace position，和vertex data。
接下来是texture and shading processor （tsp），处理fragment shaders和visible pixels。当tile的渲染结束之后，color data会被写回到主存中的framebuffer中。直到所有的tile都完成渲染后，整个framebuffer就完成了。
powervr shader engine
massive multi-threaded and multi-tasking approah.
hsr efficiency
early-z testing 需要按从前往后顺序提交opaque对象的draw call，需要进行排序会有额外的overhead。当物体有intersection时，eearly-z testing并不能移除所有的overdraw，同时对draw call进行排序可能会造成pipeline 状态改变产生的overhead。
powervr 的hsr尽可能减少了fragment shading的数量。
性能优化建议
对drawcall进行排序
对于tbdr架构来说，所有的drawcall 按照 opaque - alpha-tested - blended进行排序会最大程度利用hsr减少overdraw。对于有blend的pixel来说，后续所有相同位置的pixel都需要进行pixel shading，而alpha-test在完成后的像素还是可以继续进行hsr的优化。所以比先blend提交alpha-test可以尽可能减少overdraw。
始终进行clear操作
在imr架构中，进行clear操作需要对fragment buffer每个像素设置一遍值。如果确认画面会被完全重绘覆盖的情况下，不进行clear操作会有减少这部分的性能开销。而在移动平台的gpu上并不是这样，由于移动平台为了减少内存与gpu间的带宽消耗，framebuffer是分块存在on-chip memory中的。在整个渲染过程结束后将所有的tiled framebuffer 拷贝到主存中的framebuffer中。如果不进行clear，而在上一帧的buffer上重新绘制，需要在每个tiled framebuffer开始绘制之前从主存再同步到on-chip的内存中。这一部分会有很大的overhead。
不要在每一帧开始绘制之后更新buffer
由于gpu绘制采用的是双缓冲绘制，当前帧提交的draw call会在下一帧进行绘制，而当前帧绘制上一帧提交的draw call。如果在帧中间更新buffer，而这个buffer在上一帧提交的drawcall中被使用，有可能当前帧更新的buffer正在gpu中渲染，而此时驱动层将复制一份buffer来进行数据的更新或者等待当前绘制命令完成再进行更新。这两种情况一种会造成驱动层的overhead，而另一种会造成cpu的阻塞。
使用压缩贴图和mipmapping
使用压缩的贴图格式会减少传输的带宽，从而提升性能。同时由于在tilebased架构下，部分按块压缩的贴图压缩格式可以和framebuffer的tile进行匹配，其结构对于贴图缓存来说更加友好。
尽可能使用mipmapping，首先使用mipmap，对于较远以及较小的贴图物体会有更好的抗锯齿效果，减少画面的闪烁以提升画面效果。其次使用在采样贴图时，对于不同大小的物体选用其大小相对应层级的贴图到对应的texturecache能有效减少贴图缓存missing的几率以提升贴图采样的效率。同时由于有不同层级的贴图，会大量减少每次将贴图从内存复制到gpu的带宽消耗，同时使用mipmap只会增加33%的内存消耗。
基于AR/VR技术的元宇宙
网迅科技与浪潮信息KOS完成兼容性认证
小米9se—米酒的小屏版，价格更亲民
唱衰特斯拉的声音高涨，斯特拉真的会就此消失吗？
分享AI大学校长胡郁对AI的现状分析和未来的展望
PowerVR GPU架构的性能优化建议
医疗电子SMT贴片加工的特殊要求
T-Head原型为虚拟IOMMU提供创新的硬件支持
Trench工艺和平面工艺MOS的区别
如何对PIC16F628A的内部EEPROM执行基本的读写操作
MCU系统设计中Iot RAM的潜在应用
IGBT集电极电压超过额定电压会发生什么？
电子元器件涨价潮蔓延至存储器市场
SSH/Telnet设备远程登录方式实际综合运用
oppor11不止拍照清晰,在性能和游戏体验方面，R11也丝毫不逊色
XG-PON异军突起，现网试点应用已经成熟
SMT锡膏使用方法及注意事项（2023精华版）
AT89S52单片机的引脚说明
电子电路仿真基础：SPICE仿真的收敛性与稳定性
Vishay新的 BiSy两线超低电容ESD保护二极管为高速数据线提供安全保障
imagination的powervr架构的gpu之前主要是ios手机系列的gpu供应商，而苹果自从17年宣布要逐步放弃使用imagination的gpu技术转而自主研发gpu开始，powervr架构就似乎前途未卜。apple a11处理器开始到最新的iphone xs 使用的a12处理器，都是苹果自研的gpu，相比起之前的powervr的gpu有巨大的性能提升。虽然苹果转向了自研gpu，但似乎其架构还是继承于pvr，相应的tbdr也是保留的，所以powervr架构相关的知识对于ios的gpu开发依旧还是有用的。同时metal2提供了一些新的feature如imageblocks，raster order groups等新feature，这部分是apple对tbdr架构的加强与优化。
主流图形架构
immediate mode renderer（imr）
tile based renderer（tbr）
tile based deferred renderer（tbdr）
unified and non-unified shader architecture
非统一的着色器架构上vertex shader要等待fragment shader执行完后才能push处理完的顶点数据丢给fs单元。
而统一的着色器架构，处理会减少等待时间，提升性能。powervr全部采用的都是unified shader architecture.
overdraw
由于geometry提交顺序的不同，会有一些fragment会被重复绘制。
为了减少overdraw的情形，图形计算核心会进行early-z testing的操作以减少overdraw。
imr
每一个渲染对象/drawcall完成了整个渲染管线流程写入framebuffer才会开始渲染下一个对象/drawcall。在imr模式下，early-z test可以直接将深度测试的几何图元跳过以提升性能，但是early-z test依赖渲染绘制对象的提交顺序是从前往后的。
同时每一次渲染完的color与depth数据读取写回到colorbuffer与depth/stencil buffer是都会产生很大的带宽消耗。普通的read-modify-write都是在system memory与gpu之间传输数据，如zwrite/write，blend这些。所以imr的架构会有一个很大显存cache来优化这部分大量的内存带宽消耗。
tbr
整个光栅化和fragment处理会被分为一个个tile进行处理，通常为16×16大小的tile。
tbr的结构添加了on-chip buffers用来储存tiling后的depth buffer和color buffer。原先imr架构中对主存中color/depth buffer进行read-modify-write的操作变成直接在gpu中的高速内存操作，减少了最影响性能的系统内存传输的开销。
虽然tbr减少了imr的带宽开销，但是依然没有解决overdraw的问题。
tbdr
powervr的渲染架构 tile based deferred rendering（tbdr）
数据从内存到gpu之间的传输是最大的性能消耗，powervr架构的tbdr，on-chip buffer都为了该目标而优化。
tbdr 架构关注于在渲染管线中尽可能移除冗余的操作与计算，最小化内存带宽和能耗同时提升管线处理的吞吐量。
tbdr将每个tiler的渲染过程拆分为两个步骤，一个是hidden surface removal（hsr）和 deferred pixel shading。
tbdr会尽可能地延迟pixel shading的时间，直到所有光栅化后的fragment完成了depthtest和hsr。对于一个场景中全是不透明几何图元的渲染画面来说。每一个光栅化完的fragment patch会经过hsr和depth test，在所有triangle完成了raster之后，最后留下来的fragment会留下来执行pixel shading。也就是在这种情况下tile中的每一个像素只执行一次pixel shader。
如果渲染流程中有alpha test/blend/pixel depth write，就会阻断deferred shading，因为这个时候需要执行shading，才能正确进行后续fragment的计算。
alpha test需要执行shading 算出当前fragment的alpha，判断该fragment是否被丢弃。
alpha blend 需要读取framebuffer中当前像素之前的颜色。
pixel depth write会影响到后续fragment的hsr与depth test。
这三种情况下pixel depth write，因为会影响到后续fragment hsr/depth，所以这个时候一定要执行该像素的shading，打乱了原先deferred的流程。具体要看gpu实现时时把整个hsr步骤积累的fragment都shading掉还是只把当前fragment shading掉。
而对于alphablend来说，它并不一定要打断deferred shading。
遇到blending的fragment，可以把该fragment像素位置的所有fragment按顺序保留在列表中，等到shading时按顺序计算blend。
但这样就会增加pixel shading的次数。具体的实现还是要参照gpu的实现方式，由于使用tbr，blend的开销相对比imr还是降低了很多。
alpha-test的情况是和pixel depth write类似，由于alpha test失败fragment会被丢弃，如果其开启了depthwrite，那么就一定要执行shading。因为alpha-test会影响后续fragment的hsr/z-test的流程。如果没有开启depth write，也可以和blend一样保留后续所有fragment的方式来延迟shading。但是这个时候后续该位置的fragment patch都是不能被移出shading列表的，延迟shading也没有意义了。
关于powervr 架构
vector处理单元
高效计算单元，同时计算3到4个元素。如果一个计算的值小于4个，那么其他的计算会被浪费。只对一个元素进行计算时，效率会降低到25%，造成计算和电能的浪费，可以通过合并vector来优化。
scalar处理单元
标量计算单元更加灵活，不需要填充其他的位宽数据。每一个硬件tick比起非向量化优化的代码能处理更多有效的数据值。
verte processing （tiler）
tile accelerator（ta）计算每个transform后的图元属于哪个tile。
计算完后，per-tile队列会更新。变换后的几何体和tile list会被储存在parameter buffer（pb）中。pb被储存在系统内存中。
per-tile rasterization （render）
image sythesis processor（isp）获取当前tile的primitive数据，进行hsr，同时进行z-test和stencil test。isp只处理screenspace position，和vertex data。
接下来是texture and shading processor （tsp），处理fragment shaders和visible pixels。当tile的渲染结束之后，color data会被写回到主存中的framebuffer中。直到所有的tile都完成渲染后，整个framebuffer就完成了。
powervr shader engine
massive multi-threaded and multi-tasking approah.
hsr efficiency
early-z testing 需要按从前往后顺序提交opaque对象的draw call，需要进行排序会有额外的overhead。当物体有intersection时，eearly-z testing并不能移除所有的overdraw，同时对draw call进行排序可能会造成pipeline 状态改变产生的overhead。
powervr 的hsr尽可能减少了fragment shading的数量。
性能优化建议
对drawcall进行排序
对于tbdr架构来说，所有的drawcall 按照 opaque - alpha-tested - blended进行排序会最大程度利用hsr减少overdraw。对于有blend的pixel来说，后续所有相同位置的pixel都需要进行pixel shading，而alpha-test在完成后的像素还是可以继续进行hsr的优化。所以比先blend提交alpha-test可以尽可能减少overdraw。
始终进行clear操作
在imr架构中，进行clear操作需要对fragment buffer每个像素设置一遍值。如果确认画面会被完全重绘覆盖的情况下，不进行clear操作会有减少这部分的性能开销。而在移动平台的gpu上并不是这样，由于移动平台为了减少内存与gpu间的带宽消耗，framebuffer是分块存在on-chip memory中的。在整个渲染过程结束后将所有的tiled framebuffer 拷贝到主存中的framebuffer中。如果不进行clear，而在上一帧的buffer上重新绘制，需要在每个tiled framebuffer开始绘制之前从主存再同步到on-chip的内存中。这一部分会有很大的overhead。
不要在每一帧开始绘制之后更新buffer
由于gpu绘制采用的是双缓冲绘制，当前帧提交的draw call会在下一帧进行绘制，而当前帧绘制上一帧提交的draw call。如果在帧中间更新buffer，而这个buffer在上一帧提交的drawcall中被使用，有可能当前帧更新的buffer正在gpu中渲染，而此时驱动层将复制一份buffer来进行数据的更新或者等待当前绘制命令完成再进行更新。这两种情况一种会造成驱动层的overhead，而另一种会造成cpu的阻塞。
使用压缩贴图和mipmapping
使用压缩的贴图格式会减少传输的带宽，从而提升性能。同时由于在tilebased架构下，部分按块压缩的贴图压缩格式可以和framebuffer的tile进行匹配，其结构对于贴图缓存来说更加友好。
尽可能使用mipmapping，首先使用mipmap，对于较远以及较小的贴图物体会有更好的抗锯齿效果，减少画面的闪烁以提升画面效果。其次使用在采样贴图时，对于不同大小的物体选用其大小相对应层级的贴图到对应的texturecache能有效减少贴图缓存missing的几率以提升贴图采样的效率。同时由于有不同层级的贴图，会大量减少每次将贴图从内存复制到gpu的带宽消耗，同时使用mipmap只会增加33%的内存消耗。
基于AR/VR技术的元宇宙
网迅科技与浪潮信息KOS完成兼容性认证
小米9se—米酒的小屏版，价格更亲民
唱衰特斯拉的声音高涨，斯特拉真的会就此消失吗？
分享AI大学校长胡郁对AI的现状分析和未来的展望
PowerVR GPU架构的性能优化建议
医疗电子SMT贴片加工的特殊要求
T-Head原型为虚拟IOMMU提供创新的硬件支持
Trench工艺和平面工艺MOS的区别
如何对PIC16F628A的内部EEPROM执行基本的读写操作
MCU系统设计中Iot RAM的潜在应用
IGBT集电极电压超过额定电压会发生什么？
电子元器件涨价潮蔓延至存储器市场
SSH/Telnet设备远程登录方式实际综合运用
oppor11不止拍照清晰,在性能和游戏体验方面，R11也丝毫不逊色
XG-PON异军突起，现网试点应用已经成熟
SMT锡膏使用方法及注意事项（2023精华版）
AT89S52单片机的引脚说明
电子电路仿真基础：SPICE仿真的收敛性与稳定性
Vishay新的 BiSy两线超低电容ESD保护二极管为高速数据线提供安全保障