基于复杂可编程逻辑器件的VME总线接口逻辑系统的设计
作者：阎稳，王国东，姜运生
机载计算机的几何结构一般采用高强度机箱和底板来连接各功能模块。底板总线类型大部分采用vme总线规范。vme总线是1981年motorola等公司为欧洲板（euroboard）设计的总线，是欧洲通用模块（vme-versa module europe）的首字母缩写。经过二十多年的演变发展，已经成为美国国家标准。它以高性能、并行性、实时性和高可靠性四大特点赢得机载计算机青睐，模块结构具有良好的抗震性，抗冲击能力。本文结合我们的实际工作，重点介绍vme总线接口逻辑的工程实践方法。
vme总线简介
vme总线建立了8位、16位、32位和64位并行传输计算机体系，能够实现单个或多个微处理器共存的对等分布式系统。vme总线是一种紧耦合（closely coupled）总线，将微处理器、数据存储器以及外设控制器通过总线统一互联起来，实现高速通讯。物理上采用96芯或160芯标准连接器，各功能模块分别插在其中某一个插槽（slot）中。图1是vme总线系统的通用结构，它包括4个子总线，即数据传输总线，优先级中断总线，仲裁总线，工具总线。表1是其中数据总线和优先级中断总线主要信号的定义。
在vme总线的4类子总线中，数据传输总线（dtb-data transfer bus）和中断优先总线（pib-priority interrupt bus）包含了主要信号。vme总线允许多个处理器控制总线，所以必须有系统总线管理者，即系统控制器。它位于vme总线的一号插槽上，功能包括：提供系统时钟、总线仲裁器、中断响应菊花链驱动器和总线定时器，还可能包括串行时钟驱动器、电源监视器功能。总线周期类型主要由地址修饰码am（address modifer）规定，主要包括读周期、写周期、块读周期、块写周期、信号复用周期等周期。寻址单元以字节为单位，可以进行单字节、双字节、3字节、4字节，甚至8字节存取。字节界限可以是偶地址或奇地址，可以通过数据选通信号ds1*和ds0*，lword* 以及a2 a1地址线的组合决定。
vme数据总线通用访问逻辑设计
vme总线各功能模块现在一般设计为智能型，把自己映射成整个vme总线地址空间的一部分。在模块内部一般都有自己的cpu管理模块内功能接口，然后通过双口存储器和主控模块交换数据。这样，对各功能模块的访问统一转换成对存储器的访问。图2是我们为歼轰七机载计算机设计的vme总线的i/o 模块，下面以此为例说明dtb总线控制逻辑。
在图2中，板内cpu可以根据需要选择，内总线随cpu型号而变化，但必须对底板提供vme总线接口。控制逻辑需要处理的主要信号如表1所示，其中信号方向从vme总线进入本模块为输入，否则为输出。
在表1中可以看到，数据线只有32-bit，地址只有31位，如何实现64bit传输，这涉及到信号复用（multiple）问题。在32bit以下模式，地址线和数据线是独立的两组信号。在64bit模式下，将访问周期分为两个相位阶段（phase），阶段是地址阶段，用d31..d0的数据线传输高32bit地址。在第二阶段是数据阶段，利用31bit地址a31..a1以及长字选择lword*作为高32bit数据。显然，在64bit模式下，从方模块应该设计一个64bit地址锁存器，将相位阶段的地址稳定锁存，保证第二阶段的数据寻址正确。6位地址修饰码am5..am0用来定义本次总线寻址模式，即地址宽度和传输性质，如16地址块传输等，可以产生64种寻址类型。
图2中的i/o模块是作为系统从设备，当主控方选择访问时，控制逻辑首先应该产生系统选择信号，以启动模块内数据通路。可以用以下方法实现：
…
va15，va14，va13 pin; // vme 总线地址高 3 位
va3，va2，va1 pin; // vme 总线地址低 3 位
vam5..vam0 pin; // vme 总线地址修饰码
vam node;
vds1，vds0 pin; // 字节选择。
vas，vrw pin; // 地址选通、读写信号
…
vam = vam5 & ！vam4 & vam3 & ！vam2 & ！vam1 & vam0; // = 10.1001： 短管理访问
// 为双口普通读写产生片选信号
！cs_vme = ！vas & viack & vam & （vaddr 》= starta ddr） & （vaddr 《= endaddr）;
// vme 数据总线使能
！vden = （！vds1 # vds0） & ！cs_vme #
// 普通dtb读写时要开门
！viack & ！viackin & （intid == myintid）;
// 应答中断时也要开门
vdir = ！vrw; // vme 数据方向
…
上面一段逻辑代码，主要判断地址修饰码am和地址映像范围，产生vme总线访问启动信号，亦即双口ram的片选信号cs_vme。为增强信号驱动能力，在模块输出数据信号前插入双向驱动。vden信号就是数据驱动器的开门信号，数据方向控制信号vdir由读写信号反相后产生。当从模块完成dtb周期后，应该驱动dtack*，通知主控模块本次访问完成。这个信号各个从模块都要驱动，一般在控制逻辑产生应答后加oc驱动（如54f05）。其上拉电阻由底板统一，若由各模块自行上拉，势必造成并联电阻值变小，灌电流变大，严重影响信号驱动能力，使各模块不能同时工作。这个信号产生的逻辑涉及到下面的菊花链中断处理，详细逻辑方法可参考下节。
菊花链中断优先级逻辑设计
vme优先级中断机制采用菊花链，它用于在板与板之间传送一电平信号。它始于槽而终结于一槽。系统可以提供irq1*~irq7*共7个中断请求，其中irq7*具有优先级。当中断处理器处理中断请求时，中断应答菊花链驱动器启动中断应答菊花链工作，以确保只有一个中断器响应正在进行中的中断应答周期。整个原理示意如图3所示。当应答某个中断时，首先把iack*信号驱动为低，表示当前周期是中断应答周期，同时将中断识别码通过数据线传输，而中断响应主要由中断响应输入（iackin*）和中断响应输出（iackout*）组成应答菊花链。若某一模块发出中断请求，并且响应的中断识别码和自己匹配，同时要接到上传下来的有效的iackin*信号。若是自己的中断响应，应该堵塞iackout*信号，使之为高电平，否则应该继续下传iackout*信号。显然，若某一插槽为空或者不具备中断响应能力，应该将iackin* 和iackout* 短接，否则菊花链将中断。当中断响应后，要及时撤除中断请求。下边逻辑实现菊花链优先级中断，其中状态机处理包含数据总线访问周期和菊花链中断实现的所有逻辑。
// vme 中断管理逻辑。
vclk pin; //vme 总线时钟，16mhz
vmid3..vmid0 pin; //底板为该模块分配的标识
viack pin; //viack = 0： vme 中断应答周期
= 1： vme 普通总线周期
viackin ，viackout pin; //中断应答菊花链输出/输出
qv2，qv1，qv0 pin istype ‘reg’; //vme 总线操作控制状态机
vdtack pin istype ‘reg’; //vme 总线读写完成应答，
//高有效，经oc 门后低有效
virq3 pin istype ‘reg’; //向vme之中断请求
vd3..vd0 pin istype ‘reg’; //要发送的中断应答向量（具 有输出 /oe 之缓冲）
myintid = ［0，1，1］; //通过 va3 va2 va1 送来的中
断应答号，本模块使用 irq3*
图3 lackin*/iackout*菊花链
myvector = ［vmid3..vmid0］; //本模块使用的中断应答向量
intid = ［va3，va2，va1］; //vme 送来的 irq 号
intvec = ［vd3..vd0］; //本模块应答时的中断向量
// vme 中断申请 和 清除 状态编码
ints0 = ^b0;
ints1 = ^b1;
equations
// 以下语句确立vme 总线器控制由系统时钟管理
［qv2，qv1，qv0］.clk = vclk;
vdtack.clk = vclk;
intvec.clk = vclk;
virq3.clk = vclk;
intvec：= ！myvector; // 中断应答向量随时准备放出去
// 放出中断应答向量。
intvec.oe = ！viack & ！viackin & // 中断应答周期
（intid = myintid）; // 而且是我们的
。.
//==========================================
// vme 总线周期控制之状态机 （包括中断应答）
//==========================================
state_diagram ［qv2，qv1，qv0］;
state sv0：
viackout = 1; // 不能乱传中断应答
vdtack ：= 0; // 不能随便应答
if （！rst） then sv0
else if （！cs_vme） then sv1 // vme 普通读写
else if （！viack & ！viackin） then sv4
else sv0; // 原地待命
state sv1： // 普通读写周期
viackout = 1; // 不传中断应答
vdtack ：= 0;
if （！rst） then sv0
else sv2; // 顺延
state sv2：
viackout = 1; // 不传中断应答
vdtack ：= 0; // 还在干
if （！rst） then sv0;
else if （！busyl） then sv2 // 双口正忙
else sv3
with { vdtack ：= 1;}
state sv3：
viackout = 1; // 不传中断应答
vdtack ：= 1; // 准备好了
if （！rst） then sv0
else if （！cs_vme） then sv3 // 本周期没完没了
else sv0
with {vdtack ：= 0; }
// sv4..sv7 为中断应答周期
state sv4：
viackout = h; // 情况不明，先别往下传
vdtack ：= l;
if （！rst # viack # viackin） then sv0
else if （intid == myintid） then sv6 // 应答我们的
with {
vdtack ：= h; // 早已准备好
}
else sv5 // 应答别人的
with {viackout = l; } // 赶快往下传
state sv5：
viackout = l; // 传。传.传
vdtack ：= l;
if （！rst） then sv0
else if （！viack & ！viackin） then sv5
// 还在中断应答周期
else sv0; // 总算熬到结束了
state sv6：
viackout = h; //是自己的，不能往下传
vdtack ：= h;
if （！rst） then sv0
else if （！viack & ！viackin） then sv6
// 还在中断应答周期
else sv0;
state sv7：
goto sv0; // 非法状态，赶快转
//=========================================
// 本状态机实现 vme 总线中断请求和清除控制
//=========================================
state_diagram ［virq3］
state ints0：
//对 011ah 读写，触发对 vme 中断请求
if （！rst） then ints0
else if （！cs_allp & （ioaddr == vmeirqreg））
then ints1
else ints0; // 老实呆着
state ints1：
// 此状态时，保持中断请求
if （！rst ） then ints0
else if （！viack & ！viackin & （intid == myintid））
then ints0 // 已经应答
else ints1; // 不应答不走
end
结束语
vme总线的应用愈来愈广泛，各种机载计算机系统总线都在逐渐向它靠拢。按照以上思想设计的机载计算机已经经过了试飞阶段，实践也证明vme总线性能和可靠性优于以前的各种总线。
外媒消息：英伟达 GeForce RTX 3080 和 RTX 3070 被取消
三星电子希望超越台积电的计划距离越来越遥远
流量计的动态原理图以及产品特点
NFV和云环境之间有着怎样的差异
电流互感器二次开路的原因和解决办法
基于复杂可编程逻辑器件的VME总线接口逻辑系统的设计
Exposed Pads: A Brief Introduc
光耦在电路中起到什么作用？
多功能一体机的复印分辨率
石油专题——石油测井高温线性电源工艺及特色
ATF中bl2到bl31的跳转介绍
新唐科技NUC442KI8AE控制器简介
苹果Pro Display XDR显示器4999美元起
向“别人家的XX”说不 智能家居我做主
长光辰芯推出小面阵全局快门CMOS图像传感器
51单片机的最小系统应用说明
中国制造如何？德媒一文介绍中国制造的实力
RA MCU CANFD的应用实例（上）
由MCU控制的TOPSwitch?FZ单片开关电源电路图
固态氧化物燃料电池和CIGS太阳能电池薄膜材料简介
机载计算机的几何结构一般采用高强度机箱和底板来连接各功能模块。底板总线类型大部分采用vme总线规范。vme总线是1981年motorola等公司为欧洲板（euroboard）设计的总线，是欧洲通用模块（vme-versa module europe）的首字母缩写。经过二十多年的演变发展，已经成为美国国家标准。它以高性能、并行性、实时性和高可靠性四大特点赢得机载计算机青睐，模块结构具有良好的抗震性，抗冲击能力。本文结合我们的实际工作，重点介绍vme总线接口逻辑的工程实践方法。
vme总线简介
vme总线建立了8位、16位、32位和64位并行传输计算机体系，能够实现单个或多个微处理器共存的对等分布式系统。vme总线是一种紧耦合（closely coupled）总线，将微处理器、数据存储器以及外设控制器通过总线统一互联起来，实现高速通讯。物理上采用96芯或160芯标准连接器，各功能模块分别插在其中某一个插槽（slot）中。图1是vme总线系统的通用结构，它包括4个子总线，即数据传输总线，优先级中断总线，仲裁总线，工具总线。表1是其中数据总线和优先级中断总线主要信号的定义。
在vme总线的4类子总线中，数据传输总线（dtb-data transfer bus）和中断优先总线（pib-priority interrupt bus）包含了主要信号。vme总线允许多个处理器控制总线，所以必须有系统总线管理者，即系统控制器。它位于vme总线的一号插槽上，功能包括：提供系统时钟、总线仲裁器、中断响应菊花链驱动器和总线定时器，还可能包括串行时钟驱动器、电源监视器功能。总线周期类型主要由地址修饰码am（address modifer）规定，主要包括读周期、写周期、块读周期、块写周期、信号复用周期等周期。寻址单元以字节为单位，可以进行单字节、双字节、3字节、4字节，甚至8字节存取。字节界限可以是偶地址或奇地址，可以通过数据选通信号ds1*和ds0*，lword* 以及a2 a1地址线的组合决定。
vme数据总线通用访问逻辑设计
vme总线各功能模块现在一般设计为智能型，把自己映射成整个vme总线地址空间的一部分。在模块内部一般都有自己的cpu管理模块内功能接口，然后通过双口存储器和主控模块交换数据。这样，对各功能模块的访问统一转换成对存储器的访问。图2是我们为歼轰七机载计算机设计的vme总线的i/o 模块，下面以此为例说明dtb总线控制逻辑。
在图2中，板内cpu可以根据需要选择，内总线随cpu型号而变化，但必须对底板提供vme总线接口。控制逻辑需要处理的主要信号如表1所示，其中信号方向从vme总线进入本模块为输入，否则为输出。
在表1中可以看到，数据线只有32-bit，地址只有31位，如何实现64bit传输，这涉及到信号复用（multiple）问题。在32bit以下模式，地址线和数据线是独立的两组信号。在64bit模式下，将访问周期分为两个相位阶段（phase），阶段是地址阶段，用d31..d0的数据线传输高32bit地址。在第二阶段是数据阶段，利用31bit地址a31..a1以及长字选择lword*作为高32bit数据。显然，在64bit模式下，从方模块应该设计一个64bit地址锁存器，将相位阶段的地址稳定锁存，保证第二阶段的数据寻址正确。6位地址修饰码am5..am0用来定义本次总线寻址模式，即地址宽度和传输性质，如16地址块传输等，可以产生64种寻址类型。
图2中的i/o模块是作为系统从设备，当主控方选择访问时，控制逻辑首先应该产生系统选择信号，以启动模块内数据通路。可以用以下方法实现：
…
va15，va14，va13 pin; // vme 总线地址高 3 位
va3，va2，va1 pin; // vme 总线地址低 3 位
vam5..vam0 pin; // vme 总线地址修饰码
vam node;
vds1，vds0 pin; // 字节选择。
vas，vrw pin; // 地址选通、读写信号
…
vam = vam5 & ！vam4 & vam3 & ！vam2 & ！vam1 & vam0; // = 10.1001： 短管理访问
// 为双口普通读写产生片选信号
！cs_vme = ！vas & viack & vam & （vaddr 》= starta ddr） & （vaddr 《= endaddr）;
// vme 数据总线使能
！vden = （！vds1 # vds0） & ！cs_vme #
// 普通dtb读写时要开门
！viack & ！viackin & （intid == myintid）;
// 应答中断时也要开门
vdir = ！vrw; // vme 数据方向
…
上面一段逻辑代码，主要判断地址修饰码am和地址映像范围，产生vme总线访问启动信号，亦即双口ram的片选信号cs_vme。为增强信号驱动能力，在模块输出数据信号前插入双向驱动。vden信号就是数据驱动器的开门信号，数据方向控制信号vdir由读写信号反相后产生。当从模块完成dtb周期后，应该驱动dtack*，通知主控模块本次访问完成。这个信号各个从模块都要驱动，一般在控制逻辑产生应答后加oc驱动（如54f05）。其上拉电阻由底板统一，若由各模块自行上拉，势必造成并联电阻值变小，灌电流变大，严重影响信号驱动能力，使各模块不能同时工作。这个信号产生的逻辑涉及到下面的菊花链中断处理，详细逻辑方法可参考下节。
菊花链中断优先级逻辑设计
vme优先级中断机制采用菊花链，它用于在板与板之间传送一电平信号。它始于槽而终结于一槽。系统可以提供irq1*~irq7*共7个中断请求，其中irq7*具有优先级。当中断处理器处理中断请求时，中断应答菊花链驱动器启动中断应答菊花链工作，以确保只有一个中断器响应正在进行中的中断应答周期。整个原理示意如图3所示。当应答某个中断时，首先把iack*信号驱动为低，表示当前周期是中断应答周期，同时将中断识别码通过数据线传输，而中断响应主要由中断响应输入（iackin*）和中断响应输出（iackout*）组成应答菊花链。若某一模块发出中断请求，并且响应的中断识别码和自己匹配，同时要接到上传下来的有效的iackin*信号。若是自己的中断响应，应该堵塞iackout*信号，使之为高电平，否则应该继续下传iackout*信号。显然，若某一插槽为空或者不具备中断响应能力，应该将iackin* 和iackout* 短接，否则菊花链将中断。当中断响应后，要及时撤除中断请求。下边逻辑实现菊花链优先级中断，其中状态机处理包含数据总线访问周期和菊花链中断实现的所有逻辑。
// vme 中断管理逻辑。
vclk pin; //vme 总线时钟，16mhz
vmid3..vmid0 pin; //底板为该模块分配的标识
viack pin; //viack = 0： vme 中断应答周期
= 1： vme 普通总线周期
viackin ，viackout pin; //中断应答菊花链输出/输出
qv2，qv1，qv0 pin istype ‘reg’; //vme 总线操作控制状态机
vdtack pin istype ‘reg’; //vme 总线读写完成应答，
//高有效，经oc 门后低有效
virq3 pin istype ‘reg’; //向vme之中断请求
vd3..vd0 pin istype ‘reg’; //要发送的中断应答向量（具 有输出 /oe 之缓冲）
myintid = ［0，1，1］; //通过 va3 va2 va1 送来的中
断应答号，本模块使用 irq3*
图3 lackin*/iackout*菊花链
myvector = ［vmid3..vmid0］; //本模块使用的中断应答向量
intid = ［va3，va2，va1］; //vme 送来的 irq 号
intvec = ［vd3..vd0］; //本模块应答时的中断向量
// vme 中断申请 和 清除 状态编码
ints0 = ^b0;
ints1 = ^b1;
equations
// 以下语句确立vme 总线器控制由系统时钟管理
［qv2，qv1，qv0］.clk = vclk;
vdtack.clk = vclk;
intvec.clk = vclk;
virq3.clk = vclk;
intvec：= ！myvector; // 中断应答向量随时准备放出去
// 放出中断应答向量。
intvec.oe = ！viack & ！viackin & // 中断应答周期
（intid = myintid）; // 而且是我们的
。.
//==========================================
// vme 总线周期控制之状态机 （包括中断应答）
//==========================================
state_diagram ［qv2，qv1，qv0］;
state sv0：
viackout = 1; // 不能乱传中断应答
vdtack ：= 0; // 不能随便应答
if （！rst） then sv0
else if （！cs_vme） then sv1 // vme 普通读写
else if （！viack & ！viackin） then sv4
else sv0; // 原地待命
state sv1： // 普通读写周期
viackout = 1; // 不传中断应答
vdtack ：= 0;
if （！rst） then sv0
else sv2; // 顺延
state sv2：
viackout = 1; // 不传中断应答
vdtack ：= 0; // 还在干
if （！rst） then sv0;
else if （！busyl） then sv2 // 双口正忙
else sv3
with { vdtack ：= 1;}
state sv3：
viackout = 1; // 不传中断应答
vdtack ：= 1; // 准备好了
if （！rst） then sv0
else if （！cs_vme） then sv3 // 本周期没完没了
else sv0
with {vdtack ：= 0; }
// sv4..sv7 为中断应答周期
state sv4：
viackout = h; // 情况不明，先别往下传
vdtack ：= l;
if （！rst # viack # viackin） then sv0
else if （intid == myintid） then sv6 // 应答我们的
with {
vdtack ：= h; // 早已准备好
}
else sv5 // 应答别人的
with {viackout = l; } // 赶快往下传
state sv5：
viackout = l; // 传。传.传
vdtack ：= l;
if （！rst） then sv0
else if （！viack & ！viackin） then sv5
// 还在中断应答周期
else sv0; // 总算熬到结束了
state sv6：
viackout = h; //是自己的，不能往下传
vdtack ：= h;
if （！rst） then sv0
else if （！viack & ！viackin） then sv6
// 还在中断应答周期
else sv0;
state sv7：
goto sv0; // 非法状态，赶快转
//=========================================
// 本状态机实现 vme 总线中断请求和清除控制
//=========================================
state_diagram ［virq3］
state ints0：
//对 011ah 读写，触发对 vme 中断请求
if （！rst） then ints0
else if （！cs_allp & （ioaddr == vmeirqreg））
then ints1
else ints0; // 老实呆着
state ints1：
// 此状态时，保持中断请求
if （！rst ） then ints0
else if （！viack & ！viackin & （intid == myintid））
then ints0 // 已经应答
else ints1; // 不应答不走
end
结束语
vme总线的应用愈来愈广泛，各种机载计算机系统总线都在逐渐向它靠拢。按照以上思想设计的机载计算机已经经过了试飞阶段，实践也证明vme总线性能和可靠性优于以前的各种总线。
外媒消息：英伟达 GeForce RTX 3080 和 RTX 3070 被取消
三星电子希望超越台积电的计划距离越来越遥远
流量计的动态原理图以及产品特点
NFV和云环境之间有着怎样的差异
电流互感器二次开路的原因和解决办法
基于复杂可编程逻辑器件的VME总线接口逻辑系统的设计
Exposed Pads: A Brief Introduc
光耦在电路中起到什么作用？
多功能一体机的复印分辨率
石油专题——石油测井高温线性电源工艺及特色
ATF中bl2到bl31的跳转介绍
新唐科技NUC442KI8AE控制器简介
苹果Pro Display XDR显示器4999美元起
向“别人家的XX”说不 智能家居我做主
长光辰芯推出小面阵全局快门CMOS图像传感器
51单片机的最小系统应用说明
中国制造如何？德媒一文介绍中国制造的实力
RA MCU CANFD的应用实例（上）
由MCU控制的TOPSwitch?FZ单片开关电源电路图
固态氧化物燃料电池和CIGS太阳能电池薄膜材料简介