always block內省略else所代表的電路 (SOC) (Verilog)

abstract
在verilog中,always block可以用來代表flip-flop, combination logic與latch,本文比較在不寫else下,always block所代表的電路。
introduction
在c語言裡,省略else只是代表不處理而;已但在verilog裡,省略else所代表的是不同的電路。
always@(a or b or en)
 if (en)
   c = a & b;
在combination logic中省略else,由於必須在~en保留原本的值,所以會產生latch。
always@(posedge clk)
 if (en)
   c <= a & b;
雖然也必須在~en保留原本的值,但由於flip-flop就有記憶的功能,所以不會產生latch。if將產生mux,並將flip-flop的值拉回給mux。
conclusion
在verilog中,雖然只是小小的差異,但結果卻有天大的差異。
全文完。

中兴Axon天机7怎么样?来看看使用过的体验者怎么说?
联发科完成在半导体光电领域的布局
英特尔实现3D先进封装技术的大规模量产
金属外壳设备出现漏电现象的原因有哪些
TI PLC开发套件的特点及应用介绍
always block內省略else所代表的電路 (SOC) (Verilog)
Linux经常出现的3道基础面试题快来复习吧
旋转LED数字电子钟制作图解 基于51单片机
同步DC/DC 升压转换器(TI)
盘点VR虚拟现实的展示技术
什么是ASF格式
苹果宣布对汽车项目“泰坦计划”裁员200多人
怎样用微型线性执行器制作Arduino键盘门锁
第四代光源,是否将成为最后一代?
新微科技打出“战疫”硬核科技组合拳
机器视觉光源不重要吗?光源的作用不重要吗?光源有什么特点呢?
英伟达(NVIDIA)推出Tegra 4,支援全球首创运算摄影架构
英码科技受邀参加2023计算产业生态大会,分享智慧轨道交通创新解决方案
AMD确认第一款CDNA架构计算卡
如何选择机房,这五大注意事项需了解