一种可以根据应用场景灵活选择工作模式的片上RVG电路
摘要：
针对工业物联网等应用场景中adc的供电电压范围宽、功耗要求苛刻等问题，提出了一种配置灵活、低功耗、低噪声的片上基准电压产生电路，为adc提供与电源无关满量程电压。该电路在电源电压为2.65 v~3.6 v时提供2.5 v参考电压，电源电压为2.2 v~3.6 v时提供1.5 v的参考电压。该电路可以配置成片外电容模式，关闭缓冲器电路，降低整体的功率；还可以配置成内部缓冲器模式，减小基准电压产生电路的建立时间，从而降低adc单次采样消耗的能量。芯片测试结果表明，该方案能够满足adc在各种应用条件下的精度和速度需求。
0 引言
随着工业物联网的发展，人们需要处理更多自然界中的信号。自然界中声、光、电等模拟信号需要经过模拟-数字转换器(analog-digital convertor，adc)转换成数字信号才能被数字系统进一步处理。
逐次逼近(successive approximation register，sar)型adc因其低电源压、低功耗、与数字电路兼容性好的优点，在传感器、物联网等中等精度(10 bit～12 bit)、中等速度(50 ks/s～200 ks/s)领域应用广泛。
主流的sar adc一般通过电容的电荷分享的原理实现sar逻辑的算法，电容型sar adc的优点是：电容阵列没有静态功耗，利于低功耗设计；电容的匹配性较好，精度接近12 bit。
电容型sar adc需要一个有驱动能力的缓冲器为电容阵列提供一个参考电压。这个参考电压作为adc的满量程电压，需要有较高的精度，保证adc的满量程不随时间、电源电压变化；sar adc电容切换后，参考电压需要能快速恢复，因此，参考电路还需要有驱动能力。在传统的设计中，这样一个参考电压产生电路需功耗很大，有时甚至超过sar adc本身的功耗。
本文提出了一种可以根据应用场景灵活使用的参考电压产生电路(reference voltage generator，rvg)。根据adc的使用方式，选择电压基准电路的使用方式，可以在保证性能的前提下，兼具电源电压低、功耗低、应用灵活的优点。
1 sar adc基本原理
图1所示为电荷型sar adc的基本架构[1]。sar adc的基本结构包含一个比较器、一个数字模拟转换器(digital-analog convertor，dac)和一个逐次逼近控制器(sar logic)。dac采用电荷按比例缩放的结构，通过比例电容的切换实现将输入信号与基准电压vref进行比较。对于一个n bit分辨率的adc，最后的数字输出用模拟量表示为：
其中，bn-1，bn-2，…，b0为n bit adc量化后的数字输出结果。
其中vref是adc的满量程参考电压，当adc的电容阵列切换时，会对vref造成扰动，但下一次切换时，需要vref恢复。因此，rvg电路需要有较大带宽，并能提供大瞬态电流。目前的商用芯片中，有些芯片需要将vref直接连接到电源电压上，如意法半导体的stm32芯片[2]，但是其缺点是adc的满量程电压与电源电压相关，不适用于电源电压有较大波动的场景；有些芯片集成了内部参考电压产生电路，可以产生出与电源电压无关的参考电压，但是没有驱动能力，需要外接片外电容，启动时间接近20 ms，如ti公司的msp430[3]芯片；有些芯片中集成有内部参考电压产生电路和缓冲器电路，但功耗很大，如nxp公司的kl17[4]，adc使用时，最大功耗高达1.7 ma。
本文提出了一种可以根据应用场景灵活选择工作模式的片上rvg电路。
2 rvg电路原理
本文提出的adc如图2所示，芯片内部集成rvg电路。rvg电路包含：带有斩波（chopper）功能的带隙基准电路[5]；可以提供1.5 v或2.5 v输出电压的电压倍增电路；低通滤波器电路；带有驱动能力的缓冲器（buffer）电路；模式选择开关；电荷泄放开关m1；滤波与防闩锁(latch up)电阻r1和r2；rb和lb是对banding线的建模；c1是片外电容，大小定为10 μf。
在工业物联网的应用中，芯片的供电方式多样，例如，电池供电、50 hz交流电网取电等，如图3所示。
灵活的供电方式增强了芯片的适应能力，但同时给芯片设计带来很大挑战。在互感器供电中，电源电压会有10%的波动，需要电路有较好的电源抑制比；电池供电中，需要adc在低至2.2 v的电源电压下可以工作。
为了使adc有较高的精度、较大的输入范围，希望adc的参考电压尽量大。在一些供电比较稳定的应用中，例如电源电压保持在2.65 v~3.6 v以内，用户可以选择2.5 v模式为adc提供参考电压；在电源变化范围较大的应用中，如电源电压会在2.2 v~3.6 v之间波动，用户可以选择1.5 v参考电压，虽然会降低了adc的精度，但是保证了adc在低电源电压下功能正常。
电压倍增电路的结构如图4所示，电压选择开关控制电阻r3是否接入电路。
当v_sel=1时，r3被短路
此时输出电压为1.5 v。当v_sel=0时，r3接入电路，r3=r1，此时电压倍增电路的输出电压为2.5 v。
3 sar adc工作方式
在传感器和工业物联网中，sar adc一般集成在mcu中使用，根据应用场景的变化，整个mcu会在电池供电或电网取电的模式下工作，在不同场景下，adc的工作模式不同，例如单点采样的工作方式、连续采样的工作方式。芯片对功耗的要求也不同，有对能量消耗严格的场景，如电池供电；有对功率要求的场景，如连续采样或使用线圈耦合供电。采用本文提供的rvg电路，通过合理地选择工作模式，可以分别在单次采样应用和连续采样应用中实现低功耗。
3.1 能量高效率应用模式
如果应用中对采样频率要求较低，例如，间隔1 s采集环境的温度，adc会采用单次采样的模式，使能后进行一次采样，立即关闭adc的使能，进入关断模式，等待下一次采样。
单次采样应用模式如图5所示，adc消耗的电荷不仅取决于adc开启时的电流，还取决于adc完成一次转换的时间。如图5所示，adc1（网状曲线）开启时功率较大，adc2（斜线曲线）开启时功率较小，假设adc1的功率p1是adc2的功率p2的两倍，p1=2×p2，但adc1采样一次的时间为adc2的0.1倍，即t1=0.1×t2。
adc消耗的能量为e=p×t，所以e1=0.2×e2。
即虽然adc1的功率较大，但是在单点采样的工作方式下，消耗的能量仅为adc2的1/5。
使用内部buffer时，如图6所示，阴影中的电路处于关断状态。低通滤波器消除了带隙基准电路的纹波，限制前面电路的噪声；adc中切换电容时造成的纹波，依靠缓冲器的环路稳定，因此，这种组态下，缓冲器的带宽要求较高，功率很大。但是，使用内部buffer时，没有大电容，整个电路的建立较快（<1 ms），相比于市场上使用片外电容的芯片接近20 ms的建立时间，建立时间缩短，一次采样消耗的总能量减小。
仿真和测试结果表明，vref可以在1 ms以内建立到adc的1/2 lsb以内。
3.2 功率高效率应用模式
当芯片频繁使用连续采样时，对芯片的功率要求严格，可以配置成片外电容模式，adc切换电容阵列时，片外电容为电容阵列提供瞬态电流。另外，大片外电容c1与r1同时构成了低通滤波器，可以滤除带隙基准电路的chopper纹波和噪声。这种应用方式，由于不需要开启缓冲器，其功率较小；但是，由于每次开启都需要给片外大电容充电，因此，其建立时间很长(<10 ms)。但rvg电路建立好后，可不再关闭，adc可以连续运行。
在使用片外电容的工作方式时，当电压倍增电路从2.5 v模式向1.5 v模式切换时，需要进行电荷的泄放：
传统设计中电荷只能通过图4中所示的电阻串流过，为了降低静态功耗，电阻串的电流设计为10 μa，要将10 μc的电荷泄放，需要长达1 s的时间。因此，在使用片外电容的应用方式中，当切换1.5 v/2.5 v的过程中，会将m1开关打开，快速泄放电容上的电荷。图7是参考电压电路开启与切换的过程。
仿真中，对banding线的寄生电容和电阻进行了建模，如图6所示，lb=5 nh，rb=0.3 ω。
图7中的i_cap分别为通过banding线给片外电容充放电的电流，在放电阶段，可以提供28 ma的放电电流，在参考电压建立阶段，可以提供12 ma的充电电流。参考电压建立到adc的精度范围需要10 ms的时间。在参考电压2.5 v到1.5 v的切换过程中，1 ms内，参考电压可以从2.5 v降到1 v以下。
rvg中各个模块的功耗见表1，片上低通滤波器使用mos电阻和电容滤波，没有静态功耗。
结合前面的分析，如果adc进行单点采样，并每次采样结束后关闭adc所有电路，使用片外电容的应用方式，完成一次采样需要1 410 nc的电荷；使用内部buffer的应用方式，完成一次采样需要229 nc的电荷。如果使用电池供电，采用内部buffer应用方式，可以有效减小对电池的消耗，延长使用寿命，参考电压产生电路不同应用方式下的参数如表2所示。
当adc连续采样，不需要关闭内部参考电压产生电路时，使用片外电容的应用方式可以降低功耗。另外，如果芯片的供电模式是线圈取电，由于磁感应强度有限，对芯片的功率有一定限制，采用带片外电容的应用模式可以降低其功率。
综上所述，使用内部buffer是能量高效率的应用模式；而使用片外电容是功率高效率的应用模式。
4 芯片测试
本芯片已经在tsmc180 nm工艺下流片，sar adc的版图如图8所示，其中虚线框部分为rvg电路，其余部分为sar adc。
芯片测试结果如下，rvg电路的输出电压的启动，稳定性满足sar adc的需求，如图9所示。使用片上集成的rvg电路，当芯片电源电压在2.2 v~3.6 v时，电路均可正常工作，sar adc的信噪比可以达到66 db，如图10所示。
5 结论
针对工业物联网芯片中供电情况复杂、adc使用方式多样功耗要求高的特点，提出了一种全集成多模式rvg电路，可以根据供电电压范围的不同，选择1.5 v/2.35 v电压输出；可以根据adc的应用方式配置成能量高效率模式和功率高效率模式。测试结果表明，该方案稳定性良好，能够为adc提供可靠的满量程参考电压。
华为Mate40 Pro斩获六项大奖
时间约束的实体解析中记录对排序研究
智慧物流在应对新冠肺炎疫情当中优势凸显
锐龙7PRO 3700泄露 性价比将比锐龙7 3700X更胜一筹
什么是位置与姿态控制系统
一种可以根据应用场景灵活选择工作模式的片上RVG电路
2019中国（武汉）智慧社区暨智慧物业管理产业博览会
G.726语音编解码在SoPC系统中的实现
凌鸥创芯MCU家族又添新成员！
【节能学院】消防应急疏散指示系统在某广场住宅区项目的应用
欧洲客户来我厂考察和洽谈锡膏项目合作事宜
EDA工具应用在FPGA设计和IC设计中的应用介绍
SaaS行业风口正酣，声网容联云未来发力剑指何方？
NLP领域的难处
最大限度降低寄生电容对放大器稳定性影响的三种方案
30多名商业领袖在《纽约时报》发表，请将地球利益放在利润之上
百余锂电巨头将明年共赴电池盛宴
关于GD32F2系列增强型MCU的介绍和应用
2017年你最期待的手机是哪个？ 三星S8、魅族PRO7这两个最值得！
指纹传感器出问题 首批iPhone 5S或被延迟
针对工业物联网等应用场景中adc的供电电压范围宽、功耗要求苛刻等问题，提出了一种配置灵活、低功耗、低噪声的片上基准电压产生电路，为adc提供与电源无关满量程电压。该电路在电源电压为2.65 v~3.6 v时提供2.5 v参考电压，电源电压为2.2 v~3.6 v时提供1.5 v的参考电压。该电路可以配置成片外电容模式，关闭缓冲器电路，降低整体的功率；还可以配置成内部缓冲器模式，减小基准电压产生电路的建立时间，从而降低adc单次采样消耗的能量。芯片测试结果表明，该方案能够满足adc在各种应用条件下的精度和速度需求。
0 引言
随着工业物联网的发展，人们需要处理更多自然界中的信号。自然界中声、光、电等模拟信号需要经过模拟-数字转换器(analog-digital convertor，adc)转换成数字信号才能被数字系统进一步处理。
逐次逼近(successive approximation register，sar)型adc因其低电源压、低功耗、与数字电路兼容性好的优点，在传感器、物联网等中等精度(10 bit～12 bit)、中等速度(50 ks/s～200 ks/s)领域应用广泛。
主流的sar adc一般通过电容的电荷分享的原理实现sar逻辑的算法，电容型sar adc的优点是：电容阵列没有静态功耗，利于低功耗设计；电容的匹配性较好，精度接近12 bit。
电容型sar adc需要一个有驱动能力的缓冲器为电容阵列提供一个参考电压。这个参考电压作为adc的满量程电压，需要有较高的精度，保证adc的满量程不随时间、电源电压变化；sar adc电容切换后，参考电压需要能快速恢复，因此，参考电路还需要有驱动能力。在传统的设计中，这样一个参考电压产生电路需功耗很大，有时甚至超过sar adc本身的功耗。
本文提出了一种可以根据应用场景灵活使用的参考电压产生电路(reference voltage generator，rvg)。根据adc的使用方式，选择电压基准电路的使用方式，可以在保证性能的前提下，兼具电源电压低、功耗低、应用灵活的优点。
1 sar adc基本原理
图1所示为电荷型sar adc的基本架构[1]。sar adc的基本结构包含一个比较器、一个数字模拟转换器(digital-analog convertor，dac)和一个逐次逼近控制器(sar logic)。dac采用电荷按比例缩放的结构，通过比例电容的切换实现将输入信号与基准电压vref进行比较。对于一个n bit分辨率的adc，最后的数字输出用模拟量表示为：
其中，bn-1，bn-2，…，b0为n bit adc量化后的数字输出结果。
其中vref是adc的满量程参考电压，当adc的电容阵列切换时，会对vref造成扰动，但下一次切换时，需要vref恢复。因此，rvg电路需要有较大带宽，并能提供大瞬态电流。目前的商用芯片中，有些芯片需要将vref直接连接到电源电压上，如意法半导体的stm32芯片[2]，但是其缺点是adc的满量程电压与电源电压相关，不适用于电源电压有较大波动的场景；有些芯片集成了内部参考电压产生电路，可以产生出与电源电压无关的参考电压，但是没有驱动能力，需要外接片外电容，启动时间接近20 ms，如ti公司的msp430[3]芯片；有些芯片中集成有内部参考电压产生电路和缓冲器电路，但功耗很大，如nxp公司的kl17[4]，adc使用时，最大功耗高达1.7 ma。
本文提出了一种可以根据应用场景灵活选择工作模式的片上rvg电路。
2 rvg电路原理
本文提出的adc如图2所示，芯片内部集成rvg电路。rvg电路包含：带有斩波（chopper）功能的带隙基准电路[5]；可以提供1.5 v或2.5 v输出电压的电压倍增电路；低通滤波器电路；带有驱动能力的缓冲器（buffer）电路；模式选择开关；电荷泄放开关m1；滤波与防闩锁(latch up)电阻r1和r2；rb和lb是对banding线的建模；c1是片外电容，大小定为10 μf。
在工业物联网的应用中，芯片的供电方式多样，例如，电池供电、50 hz交流电网取电等，如图3所示。
灵活的供电方式增强了芯片的适应能力，但同时给芯片设计带来很大挑战。在互感器供电中，电源电压会有10%的波动，需要电路有较好的电源抑制比；电池供电中，需要adc在低至2.2 v的电源电压下可以工作。
为了使adc有较高的精度、较大的输入范围，希望adc的参考电压尽量大。在一些供电比较稳定的应用中，例如电源电压保持在2.65 v~3.6 v以内，用户可以选择2.5 v模式为adc提供参考电压；在电源变化范围较大的应用中，如电源电压会在2.2 v~3.6 v之间波动，用户可以选择1.5 v参考电压，虽然会降低了adc的精度，但是保证了adc在低电源电压下功能正常。
电压倍增电路的结构如图4所示，电压选择开关控制电阻r3是否接入电路。
当v_sel=1时，r3被短路
此时输出电压为1.5 v。当v_sel=0时，r3接入电路，r3=r1，此时电压倍增电路的输出电压为2.5 v。
3 sar adc工作方式
在传感器和工业物联网中，sar adc一般集成在mcu中使用，根据应用场景的变化，整个mcu会在电池供电或电网取电的模式下工作，在不同场景下，adc的工作模式不同，例如单点采样的工作方式、连续采样的工作方式。芯片对功耗的要求也不同，有对能量消耗严格的场景，如电池供电；有对功率要求的场景，如连续采样或使用线圈耦合供电。采用本文提供的rvg电路，通过合理地选择工作模式，可以分别在单次采样应用和连续采样应用中实现低功耗。
3.1 能量高效率应用模式
如果应用中对采样频率要求较低，例如，间隔1 s采集环境的温度，adc会采用单次采样的模式，使能后进行一次采样，立即关闭adc的使能，进入关断模式，等待下一次采样。
单次采样应用模式如图5所示，adc消耗的电荷不仅取决于adc开启时的电流，还取决于adc完成一次转换的时间。如图5所示，adc1（网状曲线）开启时功率较大，adc2（斜线曲线）开启时功率较小，假设adc1的功率p1是adc2的功率p2的两倍，p1=2×p2，但adc1采样一次的时间为adc2的0.1倍，即t1=0.1×t2。
adc消耗的能量为e=p×t，所以e1=0.2×e2。
即虽然adc1的功率较大，但是在单点采样的工作方式下，消耗的能量仅为adc2的1/5。
使用内部buffer时，如图6所示，阴影中的电路处于关断状态。低通滤波器消除了带隙基准电路的纹波，限制前面电路的噪声；adc中切换电容时造成的纹波，依靠缓冲器的环路稳定，因此，这种组态下，缓冲器的带宽要求较高，功率很大。但是，使用内部buffer时，没有大电容，整个电路的建立较快（<1 ms），相比于市场上使用片外电容的芯片接近20 ms的建立时间，建立时间缩短，一次采样消耗的总能量减小。
仿真和测试结果表明，vref可以在1 ms以内建立到adc的1/2 lsb以内。
3.2 功率高效率应用模式
当芯片频繁使用连续采样时，对芯片的功率要求严格，可以配置成片外电容模式，adc切换电容阵列时，片外电容为电容阵列提供瞬态电流。另外，大片外电容c1与r1同时构成了低通滤波器，可以滤除带隙基准电路的chopper纹波和噪声。这种应用方式，由于不需要开启缓冲器，其功率较小；但是，由于每次开启都需要给片外大电容充电，因此，其建立时间很长(<10 ms)。但rvg电路建立好后，可不再关闭，adc可以连续运行。
在使用片外电容的工作方式时，当电压倍增电路从2.5 v模式向1.5 v模式切换时，需要进行电荷的泄放：
传统设计中电荷只能通过图4中所示的电阻串流过，为了降低静态功耗，电阻串的电流设计为10 μa，要将10 μc的电荷泄放，需要长达1 s的时间。因此，在使用片外电容的应用方式中，当切换1.5 v/2.5 v的过程中，会将m1开关打开，快速泄放电容上的电荷。图7是参考电压电路开启与切换的过程。
仿真中，对banding线的寄生电容和电阻进行了建模，如图6所示，lb=5 nh，rb=0.3 ω。
图7中的i_cap分别为通过banding线给片外电容充放电的电流，在放电阶段，可以提供28 ma的放电电流，在参考电压建立阶段，可以提供12 ma的充电电流。参考电压建立到adc的精度范围需要10 ms的时间。在参考电压2.5 v到1.5 v的切换过程中，1 ms内，参考电压可以从2.5 v降到1 v以下。
rvg中各个模块的功耗见表1，片上低通滤波器使用mos电阻和电容滤波，没有静态功耗。
结合前面的分析，如果adc进行单点采样，并每次采样结束后关闭adc所有电路，使用片外电容的应用方式，完成一次采样需要1 410 nc的电荷；使用内部buffer的应用方式，完成一次采样需要229 nc的电荷。如果使用电池供电，采用内部buffer应用方式，可以有效减小对电池的消耗，延长使用寿命，参考电压产生电路不同应用方式下的参数如表2所示。
当adc连续采样，不需要关闭内部参考电压产生电路时，使用片外电容的应用方式可以降低功耗。另外，如果芯片的供电模式是线圈取电，由于磁感应强度有限，对芯片的功率有一定限制，采用带片外电容的应用模式可以降低其功率。
综上所述，使用内部buffer是能量高效率的应用模式；而使用片外电容是功率高效率的应用模式。
4 芯片测试
本芯片已经在tsmc180 nm工艺下流片，sar adc的版图如图8所示，其中虚线框部分为rvg电路，其余部分为sar adc。
芯片测试结果如下，rvg电路的输出电压的启动，稳定性满足sar adc的需求，如图9所示。使用片上集成的rvg电路，当芯片电源电压在2.2 v~3.6 v时，电路均可正常工作，sar adc的信噪比可以达到66 db，如图10所示。
5 结论
针对工业物联网芯片中供电情况复杂、adc使用方式多样功耗要求高的特点，提出了一种全集成多模式rvg电路，可以根据供电电压范围的不同，选择1.5 v/2.35 v电压输出；可以根据adc的应用方式配置成能量高效率模式和功率高效率模式。测试结果表明，该方案稳定性良好，能够为adc提供可靠的满量程参考电压。
华为Mate40 Pro斩获六项大奖
时间约束的实体解析中记录对排序研究
智慧物流在应对新冠肺炎疫情当中优势凸显
锐龙7PRO 3700泄露 性价比将比锐龙7 3700X更胜一筹
什么是位置与姿态控制系统
一种可以根据应用场景灵活选择工作模式的片上RVG电路
2019中国（武汉）智慧社区暨智慧物业管理产业博览会
G.726语音编解码在SoPC系统中的实现
凌鸥创芯MCU家族又添新成员！
【节能学院】消防应急疏散指示系统在某广场住宅区项目的应用
欧洲客户来我厂考察和洽谈锡膏项目合作事宜
EDA工具应用在FPGA设计和IC设计中的应用介绍
SaaS行业风口正酣，声网容联云未来发力剑指何方？
NLP领域的难处
最大限度降低寄生电容对放大器稳定性影响的三种方案
30多名商业领袖在《纽约时报》发表，请将地球利益放在利润之上
百余锂电巨头将明年共赴电池盛宴
关于GD32F2系列增强型MCU的介绍和应用
2017年你最期待的手机是哪个？ 三星S8、魅族PRO7这两个最值得！
指纹传感器出问题 首批iPhone 5S或被延迟