波形发生与扫频信号发生器设计实验（串行DA）
波形发生与扫频信号发生器设计实验（串行da）
一、实验要求：
用串行da 转换器设计一个正弦波发生器，并且具有扫频功能。
二、实验目的：
学习用vhdl 设计波形发生器和扫频信号发生器。
掌握fpga 对串行d/a 的接口和控制技术。
三、硬件要求：
主芯片epf10k10lc84-4。
可变时钟源。
串行da 变换器模块。
示波器。
四、实验原理：
如图所示，完整的波形发生器由4 部分组成
波形发生器电路系统结构图
• fpga 中的波形发生器控制电路，它通过外来控制信号和高速时钟信号，向波形数据rom发出地址信号，输出波形的频率由发出的地址信号的速度决定；当以固定频率扫描输出地址时，模拟输出波形是固定频率，而当以周期性时变方式扫描输出地址时，则模拟输出波形为扫频信号。
• 波形数据rom 中存有发生器的波形数据，如正弦波或其它波形数据。当接受来自fpga 的地址信号后，将从数据线输出相应的波形数据，地址变化得越快，则输出数据的速度越快，从而使d/a 输出的模拟信号的变化速度越快。波形数据rom 可以由多种方式实现，如在fpga 外面外接普通rom；由逻辑方式在fpga 中实现；或由fpga 中的eab 模块担当，如利用lpm_rom 实现。相比之下，第1 种方式的容量最大，但速度最慢；第2 种方式容量最小，但速度最最快；第3 种方式则兼顾了两方面的因素。
• d/a 转换器负责将rom 输出的数据转换成模拟信号，经滤波电路后输出。输出波形的频率上限与d/a 器件的转换速度有重要关系，本例采用串行da 转换器ltc1446 器件。ltc1446 是12 位串行双d/a 转换器，为三线串行接口，最高数据更新速度为500khz。
ltc1446 的引脚功能简述如下：
• clk（pin 1）：串行时钟接口。
• din（pin 2）：串行数据输入端。
• ncs/ld（pin 3）：控制信号。
• vouta，voutb（pin 5，8）： dac 输出。
ltc1446 的时序波形如图19 所示：
本实验若用串行d/a 则还需要并/串转换器和d/a 输出控制器，若用并行
d/a 则不需要。本实验中的正弦波波型数据由64 个点构成，可以使用lpm_rom
模块,也可以自己将其写入程序中。此数据经d/a 转换，并经滤波器后，可在示
波器上观察到光滑的正弦波。
五、实验内容：
1．根据示例及以上的设计原理，用并行d/a 完成波形发生器和扫频信号源
的设计，仿真测试及实验系统上的硬件测试。
2．用串行d/a 完成波形发生器和扫频信号源的设计，仿真测试及实验系统上的硬件测试。
3．若是用并行d/a，如图20 将d/a 转换器cs 和ce 端接地；clk 接66mhz,clk1 接低频信号；data[11..0]接十二位拨码开关，kk 接一位拨码开关，dd[7..0]接并行d/a 数据输入端。若是用串行d/a，如图21，clk、clk1、kk、da[11..0]和并行d/a 的接法一致，clo、ld、so 分别接串行d/a 的sclk、/cs、din 端，硬件实验中注意示波器的地与eda 实验系统的地相接， 信号端与voutb（串行）或daout（并行）信号输出端相接。信号源的输出频率由拨码开关输入的12 位二进制数决定，数值越大，输出频率越高；按键为低电平时，正弦波扫频输出，扫频速度由clk1 的频率决定。
注：示例程序在文件夹example12 中，sp.gdf 文件是示例程序的顶层文件。
五、实验报告：
作出本项实验设计的完整电路图，详细说明其工作原理。
ArkUI常见问题汇总【系列2】
关于手持式植物养分速测仪的产品说明
一辆纯电动汽车究竟可以开多长时间
无人车技术的现况与未来发展趋势
农村电力网无功补偿规划
波形发生与扫频信号发生器设计实验（串行DA）
固体氧化物燃料电池（SOFC）的基本组成
华为麒麟9000处理器已绝版
如何选择您的嵌入式系统操作系统：操作系统特性
拓维信息联合湘江实验室成立开源鸿蒙创新研究院
三星推出Level U2耳机：18小时续航
5G商机无限，高通全方位与中国深度合作
Juniper已经宣布初步计划，将推出100G QSFP28和400G QSFP-DD光模块
Hi3510工作原理,Hi3510 -H.264 BP算法的
NVIDIA和VMware将为企业提供大规模AI服务
台积电扩充7nm 工艺产能 AMD 今年将是台积电 7nm 工艺的第一大客户
RNB Cosméticos遇到了优傲机器人的协作式机器人
CXL设备类型简介
关于移动设备电池的持久性分析
格灵深瞳打造AI商业化新标杆
一、实验要求：
用串行da 转换器设计一个正弦波发生器，并且具有扫频功能。
二、实验目的：
学习用vhdl 设计波形发生器和扫频信号发生器。
掌握fpga 对串行d/a 的接口和控制技术。
三、硬件要求：
主芯片epf10k10lc84-4。
可变时钟源。
串行da 变换器模块。
示波器。
四、实验原理：
如图所示，完整的波形发生器由4 部分组成
波形发生器电路系统结构图
• fpga 中的波形发生器控制电路，它通过外来控制信号和高速时钟信号，向波形数据rom发出地址信号，输出波形的频率由发出的地址信号的速度决定；当以固定频率扫描输出地址时，模拟输出波形是固定频率，而当以周期性时变方式扫描输出地址时，则模拟输出波形为扫频信号。
• 波形数据rom 中存有发生器的波形数据，如正弦波或其它波形数据。当接受来自fpga 的地址信号后，将从数据线输出相应的波形数据，地址变化得越快，则输出数据的速度越快，从而使d/a 输出的模拟信号的变化速度越快。波形数据rom 可以由多种方式实现，如在fpga 外面外接普通rom；由逻辑方式在fpga 中实现；或由fpga 中的eab 模块担当，如利用lpm_rom 实现。相比之下，第1 种方式的容量最大，但速度最慢；第2 种方式容量最小，但速度最最快；第3 种方式则兼顾了两方面的因素。
• d/a 转换器负责将rom 输出的数据转换成模拟信号，经滤波电路后输出。输出波形的频率上限与d/a 器件的转换速度有重要关系，本例采用串行da 转换器ltc1446 器件。ltc1446 是12 位串行双d/a 转换器，为三线串行接口，最高数据更新速度为500khz。
ltc1446 的引脚功能简述如下：
• clk（pin 1）：串行时钟接口。
• din（pin 2）：串行数据输入端。
• ncs/ld（pin 3）：控制信号。
• vouta，voutb（pin 5，8）： dac 输出。
ltc1446 的时序波形如图19 所示：
本实验若用串行d/a 则还需要并/串转换器和d/a 输出控制器，若用并行
d/a 则不需要。本实验中的正弦波波型数据由64 个点构成，可以使用lpm_rom
模块,也可以自己将其写入程序中。此数据经d/a 转换，并经滤波器后，可在示
波器上观察到光滑的正弦波。
五、实验内容：
1．根据示例及以上的设计原理，用并行d/a 完成波形发生器和扫频信号源
的设计，仿真测试及实验系统上的硬件测试。
2．用串行d/a 完成波形发生器和扫频信号源的设计，仿真测试及实验系统上的硬件测试。
3．若是用并行d/a，如图20 将d/a 转换器cs 和ce 端接地；clk 接66mhz,clk1 接低频信号；data[11..0]接十二位拨码开关，kk 接一位拨码开关，dd[7..0]接并行d/a 数据输入端。若是用串行d/a，如图21，clk、clk1、kk、da[11..0]和并行d/a 的接法一致，clo、ld、so 分别接串行d/a 的sclk、/cs、din 端，硬件实验中注意示波器的地与eda 实验系统的地相接， 信号端与voutb（串行）或daout（并行）信号输出端相接。信号源的输出频率由拨码开关输入的12 位二进制数决定，数值越大，输出频率越高；按键为低电平时，正弦波扫频输出，扫频速度由clk1 的频率决定。
注：示例程序在文件夹example12 中，sp.gdf 文件是示例程序的顶层文件。
五、实验报告：
作出本项实验设计的完整电路图，详细说明其工作原理。
ArkUI常见问题汇总【系列2】
关于手持式植物养分速测仪的产品说明
一辆纯电动汽车究竟可以开多长时间
无人车技术的现况与未来发展趋势
农村电力网无功补偿规划
波形发生与扫频信号发生器设计实验（串行DA）
固体氧化物燃料电池（SOFC）的基本组成
华为麒麟9000处理器已绝版
如何选择您的嵌入式系统操作系统：操作系统特性
拓维信息联合湘江实验室成立开源鸿蒙创新研究院
三星推出Level U2耳机：18小时续航
5G商机无限，高通全方位与中国深度合作
Juniper已经宣布初步计划，将推出100G QSFP28和400G QSFP-DD光模块
Hi3510工作原理,Hi3510 -H.264 BP算法的
NVIDIA和VMware将为企业提供大规模AI服务
台积电扩充7nm 工艺产能 AMD 今年将是台积电 7nm 工艺的第一大客户
RNB Cosméticos遇到了优傲机器人的协作式机器人
CXL设备类型简介
关于移动设备电池的持久性分析
格灵深瞳打造AI商业化新标杆