SystemVerilog 中各种不同的联合解析
注意：本文所有内容皆来源于xilinx工程师，
by alan schuler
基本联合
在 systemverilog 中，联合只是信号，可通过不同名称和纵横比来加以引用。
其工作方式为通过 typedef 来声明联合，并提供不同标识符用于引用此联合。 这些标识符称为“字段”。
例如：
typedef union packed { logic [3:0] a; logic [3:0] b; } union_type; union_type my_union; 以上代码创建了一种新类型，名为“union_type”。
此类型的位宽为 4 位，可作为“a”或“b”来引用。
此外，代码最后一行创建了一个新信号，名称为“my_union”且类型为“union_type”。
其使用语法为“.”。
例如：
always@(posedge clk) begin my_union.a < = in1; end always@(posedge clk) begin out1 < = my_union.a; out2 < = my_union.b; end 在 vivado 中运行此代码时，原理图如下所示：
图 1：基本联合
请注意，my_union 位宽仍仅为 4 位，而以“a”或“b”来引用它的两项分配均采用相同逻辑。 针对 my_union 的分配使用的是“a”，而此联合的读取结果针对 out1 和 out2 则分别使用“a”和“b”。
联合分两种类型：打包 (packed) 和解包 (unpacked)。在上述示例中，我们指定的是打包联合。 默认情况下，如果不指定类型，编译器将假定它采用解包联合。打包联合与解包联合的差别在于，在打包联合中，其中所有标识符都必须采用打包类型，并且大小必须相同。 在上述示例中，“a”和“b”位宽均为 4 位。 但如果其中之一为 4 位，而另一个为 2 位，则该工具中将生成错误。 而在解包联合中，标识符可采用解包类型并且大小无需相同。 因此，在上述 4 位和 2 位联合示例中，删除“packed”语句将使该工具能够对 rtl 进行完整审查。 总而言之，打包联合在综合工具中所受支持更为广泛，并且更便于概念化。 对于本文中的前几个联合示例，我们使用的是打包联合，但从此处开始直至文末，我们将展示解包联合示例。
含多维字段的联合
上述示例只是简单演示了联合的作用。 让我们来看下较为复杂的联合示例：
typedef union packed { logic [3:0] a; logic [1:0][1:0] b; } union_type; union_type my_union; 同上，首先对联合进行声明，并创建类型为“union_type”的信号。 差别在于，字段“a”位宽为 4 位，另一个字段“b”位宽同样为 4 位，但后者排列为 2 个 2 位矢量。 由于这两个字段大小相同，并且字段“b”使用的是打包类型，因此这是一个合法的打包联合。
其结构如下所示：
图 2：含多维阵列的联合
为此结构分配的 rtl 如下所示：
always@(posedge clk) begin my_union.a < = in1; end always@(posedge clk) begin out1 < = my_union.b[0]; out2 < = my_union.b[1]; end 原理图如下所示：
图 3：多维联合的原理图
含结构的联合
联合还可配合结构一起使用。 就像所有打包联合一样，结构大小必须与联合中的任何其他类型的大小相同。
例如：
typedef union packed { logic [9:0] data; struct packed { bit op1; bit [2:0] op2; bit [1:0] op3; bit op4; bit [2:0] op5; } op_modes; } union_type; union_type my_union; 此 rtl 介绍的联合包含 2 个位宽均为 10 位的字段。 第一个字段为名为“data”且位宽为 10 位的矢量。 第二个字段采用包含 5 个字段的结构，这些字段的大小总和同样为 10 位。
为此创建的结构如下所示：
图 4：含结构的联合
由于当前联合中包含结构，因此其正确的引用方式是引用联合中的结构：
always@(posedge clk) begin my_mult < = my_union.op_modes.op2 * my_union.op_modes.op5; end 解包联合
如果联合中的字段大小不同，或者如果联合中的字段本身使用的类型为解包类型，那么此类联合需声明为解包联合。
对于前一种情况，如果指定的联合包含不同大小的字段，那么该联合本身大小将设置为最大字段的大小。
示例 rtl：
typedef union { logic [5:0] a; logic [3:0] b; logic c; } union_type; union_type my_union; 这样即可创建如下所示结构：
图 5：含不同大小字段的解包联合
含结构的解包联合
与打包联合相同，解包联合同样可以使用结构。
typdef struct { bit [3:0] a1; bit a2; } s_1; typedef union { logic [7:0] b1; s_1 b2; } union_type union_type my_union; 以上示例将创建一个含两个字段的联合。其中一个字段为位宽 8 位的矢量“b1”，另一个字段为位宽 5 位的结构，此结构由一个位宽 4 位的矢量 a1 和一个位宽 1 位的矢量 a2 组成。
此联合将作为位宽 8 位的矢量来创建，如下所示：
图 6：含结构的解包联合
同上，由于联合中包含结构，因此需按如下方式来引用信号：
SK海力士正式发布2021年企业社会责任报告
jdbc注册驱动的三种方式
剖析编码器的工作原理及高速计数器程序编写
端子机的工作原理是什么？端子机使用前检测要注意哪些？
5G时代下安防机器人将打开新的想象空间
SystemVerilog 中各种不同的联合解析
Maia：可模仿人类下国际象棋的AI系统
苹果Vision Pro头显将配备16GB统一内存，搭载M2芯片及12个摄像头
PLC工作原理及接线说明
保护嵌入式和物联网设备从端点到云
SIM卡座自弹式、带卡托和防呆款为何成了工程选型的主流款
阻抗匹配的基本原理
冷链冷库物流中AGV机器人无线充电的应用方案
vivo APEX 2019为了实现超级一体化的设计 采用了全屏幕指纹技术
常用的三种视频存储方式
专家支招：电路板保护“软封装”
iOS10.3会不会卡？多台iPhone速度实测看不出啥优势
触摸屏结合PLC在变频节能系统中的应用
冷却电动汽车电池新技术助力提高能量密度
来酷携手联想共同为职场效率再添新动能
by alan schuler
基本联合
在 systemverilog 中，联合只是信号，可通过不同名称和纵横比来加以引用。
其工作方式为通过 typedef 来声明联合，并提供不同标识符用于引用此联合。 这些标识符称为“字段”。
例如：
typedef union packed { logic [3:0] a; logic [3:0] b; } union_type; union_type my_union; 以上代码创建了一种新类型，名为“union_type”。
此类型的位宽为 4 位，可作为“a”或“b”来引用。
此外，代码最后一行创建了一个新信号，名称为“my_union”且类型为“union_type”。
其使用语法为“.”。
例如：
always@(posedge clk) begin my_union.a < = in1; end always@(posedge clk) begin out1 < = my_union.a; out2 < = my_union.b; end 在 vivado 中运行此代码时，原理图如下所示：
图 1：基本联合
请注意，my_union 位宽仍仅为 4 位，而以“a”或“b”来引用它的两项分配均采用相同逻辑。 针对 my_union 的分配使用的是“a”，而此联合的读取结果针对 out1 和 out2 则分别使用“a”和“b”。
联合分两种类型：打包 (packed) 和解包 (unpacked)。在上述示例中，我们指定的是打包联合。 默认情况下，如果不指定类型，编译器将假定它采用解包联合。打包联合与解包联合的差别在于，在打包联合中，其中所有标识符都必须采用打包类型，并且大小必须相同。 在上述示例中，“a”和“b”位宽均为 4 位。 但如果其中之一为 4 位，而另一个为 2 位，则该工具中将生成错误。 而在解包联合中，标识符可采用解包类型并且大小无需相同。 因此，在上述 4 位和 2 位联合示例中，删除“packed”语句将使该工具能够对 rtl 进行完整审查。 总而言之，打包联合在综合工具中所受支持更为广泛，并且更便于概念化。 对于本文中的前几个联合示例，我们使用的是打包联合，但从此处开始直至文末，我们将展示解包联合示例。
含多维字段的联合
上述示例只是简单演示了联合的作用。 让我们来看下较为复杂的联合示例：
typedef union packed { logic [3:0] a; logic [1:0][1:0] b; } union_type; union_type my_union; 同上，首先对联合进行声明，并创建类型为“union_type”的信号。 差别在于，字段“a”位宽为 4 位，另一个字段“b”位宽同样为 4 位，但后者排列为 2 个 2 位矢量。 由于这两个字段大小相同，并且字段“b”使用的是打包类型，因此这是一个合法的打包联合。
其结构如下所示：
图 2：含多维阵列的联合
为此结构分配的 rtl 如下所示：
always@(posedge clk) begin my_union.a < = in1; end always@(posedge clk) begin out1 < = my_union.b[0]; out2 < = my_union.b[1]; end 原理图如下所示：
图 3：多维联合的原理图
含结构的联合
联合还可配合结构一起使用。 就像所有打包联合一样，结构大小必须与联合中的任何其他类型的大小相同。
例如：
typedef union packed { logic [9:0] data; struct packed { bit op1; bit [2:0] op2; bit [1:0] op3; bit op4; bit [2:0] op5; } op_modes; } union_type; union_type my_union; 此 rtl 介绍的联合包含 2 个位宽均为 10 位的字段。 第一个字段为名为“data”且位宽为 10 位的矢量。 第二个字段采用包含 5 个字段的结构，这些字段的大小总和同样为 10 位。
为此创建的结构如下所示：
图 4：含结构的联合
由于当前联合中包含结构，因此其正确的引用方式是引用联合中的结构：
always@(posedge clk) begin my_mult < = my_union.op_modes.op2 * my_union.op_modes.op5; end 解包联合
如果联合中的字段大小不同，或者如果联合中的字段本身使用的类型为解包类型，那么此类联合需声明为解包联合。
对于前一种情况，如果指定的联合包含不同大小的字段，那么该联合本身大小将设置为最大字段的大小。
示例 rtl：
typedef union { logic [5:0] a; logic [3:0] b; logic c; } union_type; union_type my_union; 这样即可创建如下所示结构：
图 5：含不同大小字段的解包联合
含结构的解包联合
与打包联合相同，解包联合同样可以使用结构。
typdef struct { bit [3:0] a1; bit a2; } s_1; typedef union { logic [7:0] b1; s_1 b2; } union_type union_type my_union; 以上示例将创建一个含两个字段的联合。其中一个字段为位宽 8 位的矢量“b1”，另一个字段为位宽 5 位的结构，此结构由一个位宽 4 位的矢量 a1 和一个位宽 1 位的矢量 a2 组成。
此联合将作为位宽 8 位的矢量来创建，如下所示：
图 6：含结构的解包联合
同上，由于联合中包含结构，因此需按如下方式来引用信号：
SK海力士正式发布2021年企业社会责任报告
jdbc注册驱动的三种方式
剖析编码器的工作原理及高速计数器程序编写
端子机的工作原理是什么？端子机使用前检测要注意哪些？
5G时代下安防机器人将打开新的想象空间
SystemVerilog 中各种不同的联合解析
Maia：可模仿人类下国际象棋的AI系统
苹果Vision Pro头显将配备16GB统一内存，搭载M2芯片及12个摄像头
PLC工作原理及接线说明
保护嵌入式和物联网设备从端点到云
SIM卡座自弹式、带卡托和防呆款为何成了工程选型的主流款
阻抗匹配的基本原理
冷链冷库物流中AGV机器人无线充电的应用方案
vivo APEX 2019为了实现超级一体化的设计 采用了全屏幕指纹技术
常用的三种视频存储方式
专家支招：电路板保护“软封装”
iOS10.3会不会卡？多台iPhone速度实测看不出啥优势
触摸屏结合PLC在变频节能系统中的应用
冷却电动汽车电池新技术助力提高能量密度
来酷携手联想共同为职场效率再添新动能