SiC MOSFET单管在并联条件下的均流特性分析

关于sic mosfet的并联问题,英飞凌已陆续推出了很多技术资料,帮助大家更好的理解与应用。这篇微信文章将延续“仿真看世界”系列一贯之风格,借助器件spice模型与simetrix仿真环境,分析sic mosfet单管在并联条件下的均流特性。
仿真只是工具,仿真无法替代实验,仿真只供参考,切勿痴迷迷信。以上寒暄既毕,我们直奔主题:
1、选取仿真研究对象
sic mosfet
imz120r045m1(1200v/45mω)、to247-4pin、两并联
driver ic
1edi40i12af、单通道、磁隔离、驱动电流±4a(min)
2、仿真电路setup
如图1所示,基于双脉冲的思路,搭建双管并联的主回路和驱动回路,并设置相关杂散参数,环境温度为室温。
外部主回路:直流源800vdc、母线电容capacitor(含寄生参数)、母线电容与半桥电路之间的杂散电感ldc_p和ldc_n、双脉冲电感ls_dpt
并联主回路:整体为半桥结构,双脉冲驱动下桥sic mosfet,与上桥的sic mosfet body diode进行换流。下桥为q11和q12两颗imz120r045m1,经过各自发射极(源极)电感lex_q11和lex_q12,以及各自集电极(漏极)电感lcx_q11和lcx_q12并联到一起;同理上桥的q21和q22的并联结构也是类似连接。
并联驱动回路:基于to247-4pin的开尔文结构,功率发射极与信号发射级可彼此解耦,再加上1edi40i12af这颗驱动芯片已配备outp与outn管脚,所以,每个单管的驱动部分都有各自的rgon、rgoff和rgee(发射极电阻),进行两并联后与驱动ic的副边相应管脚连接。
驱动部分设置:通过调整驱动ic副边电源和稳压电路,调整门级电压vgs=+15v/-3v,然后设置门极电阻rgon=15ω,rgoff=5ω,rgee先近似设为0ω(1pω),外加单管门极与驱动ic之间的pcb走线电感。
图1.基于to247-4pin的sic双管并联的双脉冲电路示意图
3、并联动态均流仿真
sic mosfet并联的动态均流与igbt类似,只是sic mosfet开关速度更快,对一些并联参数会更为敏感。如图2所示,我们先分析下桥q11和q12在双脉冲开关过程中的动态均流特性及其影响因素:
图2.下桥sic双管并联的双脉冲电路示意图
3.1 器件外部功率源极电感lex对并联开关特性的影响
设置lex_q11=5nh,lex_q12=10nh,其他参数及仿真结果如下:
图3.不同lex电感的并联均流仿真结果
3.2 器件外部功率漏极电感lcx对并联开关特性的影响
设置lcx_q11=5nh,lcx_q12=10nh,其他参数及仿真结果如下:
图4.不同lcx电感的并联均流仿真结果
3.3 器件外部门级电感lgx对并联开关特性的影响
设置门级电感lgx_q11=20nh,lgx_q12=40nh,其中rgon和rgoff的门级电感都是lgx,其他参数及仿真结果如下:
图5.不同lgx电感的并联均流仿真结果
3.4器件外部源极环流电感lgxe和环流电阻rgee对并联开关特性的影响
在lex电感不对称(不均流)的情况下,设置不同的源极抑制电感和电阻lgxe=20nh,rgee=1ω和3ω,看看对驱动环流的抑制与均流效果,其仿真结果如下:
图6.加源极抑制电感和电阻之前(虚线)和加之后(实线)的均流特性变化
图7.不同源极抑制电感和电阻(1ω虚线)和(3ω实线)的均流特性变化
4、总结
基于以上to247-4pin的sic mosfet两并联的仿真条件与结果,我们可以得到如下一些初步的结论(to-247-3pin由于源极回路相对复杂,且看下期“仿真看世界”详细分解):
1、并联单管的源极电感lex差异,sic mosfet的开通与关断的均流对此非常敏感。因为,源极电感的差异也会耦合影响到驱动回路,以进一步影响均流。如下图8所示,以关断为例,由于源极电感lex不同,造成源极环流和源极的电位差(vq11_ee-vq12_ee),推高了q11源极电压vq11_ee,间接降低了q11门级与源极之间的电压vgs_q11。
图8.不同源极电感时,关断时的源极环流与源极电位差
2、并联单管的漏极电感lcx差异,对均流影响的影响程度要明显低与源极电感。因为漏极电感不会直接影响由辅助源极和功率源极构成的源极环流回路。
3、门极电感差异对动态均流的影响不明显,而且驱动电压vgs波形几乎没有变化。如果把主回路的总杂散电感减小,同时把门级电阻变小,让sic工作在更快的di/dt和dv/dt环境,此时门级电感对均流的影响可能会稍微明显一点。
4、辅助源极电阻rgee,对抑制源极环流和改善动态均流的效果也不甚明显。
行文将尽,去意阑珊;想必大家心中难免困惑:既然rgee对抑制源极环流效果一般,那如果给门极增加一点cge电容呢?为此,又补充了一组仿真,以飨读者:
图9  增加1nf门级cge电容对源极不均流特性的影响(虚线为无cge,实线为有cge)
由上述仿真可以看出,cge电容对于关断几乎没有影响,而cge之于开通只是以更慢的开通速度,增加了eon,同时减轻了开通电流振荡,但是对于开通的均流差异和损耗差异,影响也不大。
原文标题:仿真看世界之sic mosfet单管的并联均流特性
文章出处:【微信公众号:英飞凌工业半导体】欢迎添加关注!文章转载请注明出处。


柔性传感之水果冷害
高低温试验箱防爆装置有哪些?
Stellantis的2021年新能源汽车起量计划
半导体集成电路晶圆激光切割有哪些优势?
信号发生器怎么输出调制信号 信号发生器输出信号衰减如何调整?
SiC MOSFET单管在并联条件下的均流特性分析
一些常用且实用的Python代码实例
博格华纳为绿色环保动力系统提供先进技术
区块链技术可以确保个人对其保留信息的所有权
电网企业实现综合能源服务转型的策略思考
日本UGS优肌诗美容仪:高端品质备受追捧
浅谈类一维层状单质半导体中的优异物性
新一期超算排名公布,AMD和英伟达霸榜
5G射频前端腾飞
精工爱普生选择赛普拉斯的可编程时钟发生器裸片 用于小尺寸晶振
新型冠状病毒肺炎疫情 让彩电行业雪上加霜
smt的车间湿度标准有哪些要求?
区块链最终想达到怎样的目的
助力"芯格局",加速集成电路行业绿色可靠发展
天气对于自动驾驶的实现有多大的影响