关于相位锁定环(PLL)频率合成器的设计和分析
本文章是接上期《锁相环中的相位噪声建模、仿真和传播（一）》的第二部
本文要点
该文章是关于频率合成器的设计和分析的，重点讨论了相位噪声和频率噪声的测量和分析方法。
文章介绍了pll频率合成器的一般设计过程，包括选择电路配置、选择元件和开环传递函数的建立。
接下来的步骤包括模拟器和实际电路的搭建与测试，并对模型和实际性能进行比较和调整。
本文摘要
本篇文章是关于相位锁定环(pll)频率合成器的设计和分析，重点讨论了相位噪声和频率噪声的测量、建模和仿真方法。文章以设计一个假想的pll频率合成器为例，详细介绍了设计过程和步骤。从规格选择、电路配置到元件选择和相噪模型的建立，文章提供了一套完整的设计流程。通过建模和仿真，可以评估设计的性能并进行优化。最后，文章还介绍了如何根据模型和实测数据进行参数调整，以实现设计的要求和性能。
如第 一 部分所述，锁相环 (pll) 在当今的高科技世界中无处不在。几乎所有商业和军用产品都在其运行中使用它们，并且相位（或 pm）噪声是一个主要问题。频率（或 fm）噪声密切相关（瞬时频率是相位的时间导数），通常被认为是在相位噪声的范畴内（也许两者都可能被视为“角度噪声”）。幅度（或 am）噪声是另一个考虑因素。
虽然两者都会影响 pll 性能，但幅度噪声通常是自限性的，不会产生任何后果。因此，pll 输出和 rf 组件的相位噪声是主要问题。当然，输出相位噪声是最终关注的问题，并且很大程度上取决于每个组件的相位噪声。造成组件相位噪声的因素有很多，例如电源、emi 和半导体异常等，了解这些因素使我们能够实施组件相位噪声的缓解策略，并最终实现输出相位噪声的缓解策略。
第 1 部分讨论了相位噪声的简要理论和典型测量及其分析（建模、仿真和传播），并展示了大多数计算机辅助设计 (cad) 应用程序使用的方法。第 2 部分深入研究用于分析的假设 pll 频率合成器的设计。
8 至 12 ghz 输出/50 mhz 步进 pll 频率合成器的设计
为了演示第 1 部分中回顾的概念和方法，我们设计了一个假设的单环 8 至 12 ghz/50 mhz 步长（通道间隔）整数合成器，具有 25 mhz 参考（50 mhz 是可实现的最小步长，因为，展望未来，我们将使用固定模数除以 2 预分频器）。它将通过在 10 ghz 中频输出处实现最低相位噪声来设计，以实现整个频段内最低的平均输出相位噪声。我们遵循标准的设计程序：
1. 审查规格。
对于此示例，唯一的规范是如上所述的相位噪声（对于此示例明确的不切实际的过度简化）。
2. 选择电路配置、类型、顺序和环路滤波器拓扑。
离散（而不是 i2c 或混合）配置、类型 2、二阶和一阶有源 pi 环路滤波器（因其简单和流行而选择）。
3. 选择组件。
参考：著名电子制造商的 100 mhz ocvcxo （图 5 和 6
5. 制造商提供的 8 至 12 ghz 输出/50 mhz 步进 pll 频率合成器的参考 (100 mhz ocvcxo) 数据表。
6. 参考 (100 mhz ocvcxo) 相位噪声图（图 5）与通用相位噪声模型（第 1 部分中的图 3）适合 8 至 12 ghz 输出/50 mhz 步进 pll 频率合成器的图。
参考分频器：著名电子制造商的可编程整数分频器，范围 k r (= 1/r) = 1/1 至 1/17 (r = 1 至 17) 编程为：
在所有 ghz 下 r = 4。
反馈分频器：著名电子制造商的可编程整数/小数分频器，用于整数模式，范围 k m (= 1/m) = 1/32 至 1/1048575 (m = 32 至 1048575) 编程为：
8 ghz 时 m = 160
9 ghz 时 m = 180
10 ghz 时 m = 200
11 ghz 时 m = 220
12 ghz 时 m = 240
预分频器：著名电子制造商的固定模数除以 2 预分频器，k p (= 1/p) = 1/2 (p = 2) 给出总反馈因子 k n (=1/n) = 1/mp (n =mp) 生产：
在所有 ghz 下 p = 2
n = mp = 320（8 ghz）
n = mp = 360（9 ghz）
n = mp = 400（10 ghz）
n = mp = 440（11 ghz）
12 ghz 时 n = mp = 480。
vco：著名电子制造商的 8 至 12.5 ghz 低噪声 vco 11，具有：
8 ghz 时k v = 900 mhz/v [5.7(10 9 ) rad/s/v]
9 ghz 时k v = 825 mhz/v [5.2(10 9 ) rad/s/v]
10 ghz 时k v = 725 mhz/v [4.6(10 9 ) rad/s/v]
11 ghz 时k v = 540 mhz/v [3.4(10 9 ) rad/s/v]
12 ghz 时k v = 375 mhz/v [2.4(10 9 ) rad/s/v]
相位检测器：著名电子制造商的相位/频率检测器 (pfd)，带有增益控制电路，可补偿整个 vco 频段的k v变化（保持 k ψ k v = 恒定），从而产生有效的：
k φ = 0.134 v/rad（8 ghz）
9 ghz 时k φ = 0.147 v/rad
10 ghz 时k φ = 0.166 v/rad
11 ghz 时k φ = 0.225 v/rad
12 ghz 时k φ = 0.318 v/rad
环路滤波器/误差放大器：著名电子制造商的运算放大器（具有足够的增益、精度、噪声、带宽、稳定性、电源要求和输出电压/电流驱动能力）。
4. 开发射频组件的相位噪声模型。
我们使用相位噪声分析程序（第 1 部分）的步骤 1 至 6 来开发 rf 组件相位噪声模型并在图 7中对其进行仿真。我们展示了参考的完整开发过程，包括适合其数据表相位噪声图（图 5 和 6）的通用相位噪声模型（图 3，第 1 部分）以及其计算和生成的特定相位噪声模型。
7. 10 ghz 中频输出处的 rf 分量和基座相位噪声显示了8 至 12 ghz 输出/50 mhz 步进 pll 频率合成器的 vco/基座交叉处的最佳环路带宽 f g 。
对于其他组件，为了简洁起见，我们仅显示它们的计算和由此产生的特定相位噪声模型（此外，为了简单起见，没有对环路滤波器/误差放大器进行建模，因为它不是射频组件，并且其分析比射频组件1 ):
a. 参考（100 mhz）
相位噪声模型点ldb j (f k )，从将通用相位噪声模型拟合到数据表图：
地板段：0 db/dec (17 khz - ∞ hz)
底点：ldb 0 (f a ) = −180(17 khz) (dbc/hz)
l 0 (f a ) = 10 ldb 0/10 = 10 -18.0 (17 khz) (伏特比2 /hz)
闪烁段：−10 db/dec (7 khz - 17 khz)
中点：ldb 1 (f b ) = −178(11 khz) (dbc/hz)
l 1 (f b ) = 10 ldb 1/10 = 10 -17.8 (11 khz) (伏特比2 /hz)
闪烁段：−20 db/dec (200 hz - 7 khz)
中点：ldb 2 (f c ) = −159(1 khz) (dbc/hz)
l 2 (f c ) = 10 ldb 2/10 = 10 -15.9 (1 khz) (伏特比2 /hz)
闪烁段：−30 db/dec (10 hz - 200 hz)
中点：ldb 3 (f d ) = −127(50 hz) (dbc/hz)
l 3 (f d ) = 10 ldb 3/10 = 10 -12.7 (50 hz) (伏特比2 /hz)
来自上述相位噪声模型点的相位噪声模型系数 h j ：
h 0 = l 0 f a 0 = 10 -18.0 (伏特比2 hz -1 )
h 1 = l 1 f b 1 = (10 -17.8 )[11(10 3 )] 1 = 10 -13.8 (伏特比2 )
h 2 = l 2 f c 2 = (10 -15.9 )(10 3 ) 2 = 10 -9.9 （伏特比2 hz）
h 3 = l 3 f d 3 = (10 -12.7 )[5(10 1 )] 3 = 10 -7.6 （伏特比2 hz 2）
相位噪声模型 ldb xi (f)，根据上述系数：
模拟图 7中的ldb xi (f) 。
b. 参考分频器（与频率无关）
相位噪声模型点ldb j (f k )，来自将通用相位噪声模型拟合到数据表图（未显示）：
地板段：0 db/dec (3 khz - ∞ hz)
底点：ldb 0 (f a ) = −153(3 khz) (dbc/hz)
l 0 (f a ) = 10 ldb 0/10 = 10 -15.3 (3 khz) (伏特比2 /hz)
闪烁段：−10 db/dec (100 hz - 3 khz)
中点：ldb 1 (f b ) = −150(600 hz) (dbc/hz)
l 1 (f b ) = 10 ldb 1/10 = 10 -15.0 (600 hz) (伏特比2 /hz)
来自上述相位噪声模型点的相位噪声模型系数 h j ：
h 0 = l 0 f a 0 = 10 -15.3 （伏特比2 hz -1）
h 1 = l 1 f b 1 = (10 -15.0 )[6(10 2 )] 1 = 10 -12.2 (伏特比2 )
相位噪声模型 ldb ri (f)，根据上述系数：
仿真图 7中的ldb ri (f) 。
c. 反馈分频器（与频率无关）
相位噪声模型点ldb j (f k )，来自将通用相位噪声模型拟合到数据表图（未显示）：
地板段：0 db/dec (10 khz - ∞ hz)
底点：ldb 0 (f a ) = −155(10 khz) (dbc/hz)
l 0 (f a ) = 10 ldb 0/10 = 10 -15.5 (10 khz) (伏特比2 /hz)
闪烁段：-10 db/dec (100 hz - 10 khz)
中点：ldb 1 (f b ) = −143(1 khz) (dbc/hz)
l 1 (f b ) = 10 ldb 1/10 = 10 -14.3 (1 khz) (伏特比2 /hz)
来自上述相位噪声模型点的相位噪声模型系数 h j ：
h 0 = l 0 f a 0 = 10 -15.5 （伏特比2 hz -1）
h 1 = l 1 f b 1 = (10 -14.3 )(10 3 ) 1 = 10 -11.3 (伏特比2 )
相位噪声模型 ldb fi (f)，根据上述系数：
模拟图 7 中的ldb fi (f)。
d. 预分频器（与频率无关）
相位噪声模型点ldb j (f k )，来自将通用相位噪声模型拟合到数据表图（未显示）：
地板段：0 db/dec (10 khz - ∞ hz)
底点：ldb 0 (f a ) = −152(10 khz) (dbc/hz)
l 0 (f a ) = 10 ldb 0/10 = 10 -15.2 (10 khz) (伏特比2 /hz)
闪烁段：−10 db/dec (100 hz - 10 khz)
中点：ldb 1 (f b ) = −142(1 khz) (dbc/hz)
l 1 (f b ) = 10 ldb 1/10 = 10 -14.2 (1 khz) (伏特比2 /hz)
来自上述相位噪声模型点的相位噪声模型系数 h j ：
h 0 = l 0 f a 0 = 10 -15.2 （伏特比2 hz -1）
h 1 = l 1 f b 1 = (10 -14.2 )(10 3 ) 1 = 10 -11.2 (伏特比2 )
相位噪声模型 ldb pi (f)，根据上述系数
模拟图 7中的ldb pi (f) 。
e. vco（10 ghz 时从数据表中给出的 11.3 ghz 缩放）
相位噪声模型点ldb j (f k )，来自将通用相位噪声模型拟合到 11.3 ghz 数据表图（未显示）：
地板段：0 db/dec (100 mhz - ∞ hz)
底点：ldb 0 (f a ) = −150(100 mhz) (dbc/hz)
l 0 (f a ) = 10 ldb 0/10 = 10 -15.0 (100 mhz) (伏特比2 /hz)
闪烁段：-10 db/dec (10 mhz - 100 mhz)
中点：ldb 1 (f b ) = −143(30 mhz) (dbc/hz)
l 1 (f b ) = 10 ldb 1/10 = 10 -14.3 (30 mhz) (伏特比2 /hz)
闪烁段：−20 db/dec (40 khz - 10 mhz)
中点：ldb 2 (f c ) = −111(600 khz) (dbc/hz)
l 2 (f c ) = 10 ldb 2/10 = 10 -11.1 (600 khz) (伏特比2 /hz)
闪烁段：−30 db/dec (1 khz - 40 khz)
中点：ldb 3 (f d ) = −59(6 khz) (dbc/hz)
l 3 (f d ) = 10 ldb 3/10 = 10 -5.9 (6 khz) (伏特比2 /hz)
闪烁段：−40 db/dec (100 hz - 1 khz)
中点：ldb 4 (f e ) = −18(300 hz) (dbc/hz)
l 4 (f e ) = 10 ldb 4/10 = 10 -1.8 (300 khz) (伏特比2 /hz)
相位噪声模型系数 h j，来自上述 11.3 ghz 处的相位噪声模型点：
h 0 = l 0 f a 0 = 10 -15.0 (伏特比2 hz -1 )
h 1 = l 1 f b 1 = (10 -14.3 )[3(10 7 )] 1 = 10 -6.8 (伏特比2 )
h 2 = l 2 f c 2 = (10 -11.1 )[6(10 5 )] 2 = 10 0.5 （伏特比2 hz）
h 3 = l 3 f d 3 = (10 -5.9 )[6(10 3 )] 3 = 10 5.4 （伏特比2 hz 2）
h 4 = l 4 f e 4 = (10 -1.8 )[3(10 2 )] 4 = 10 8.1 （伏特比2 hz 3）
相位噪声模型 ldb vi (f)，来自上述系数 [数据表中给出的 11.3 ghz 时的 l 11.3 (f) 缩放至 10 ghz 时的 l vi (f)]：
模拟图 7中的ldb vi (f) 。
f. 鉴相器（25 mhz）
相位噪声模型点ldb j (f k )，来自将通用相位噪声模型拟合到数据表图（未显示）：
地板段：0 db/dec (1 khz - ∞ hz)
底点：ldb 0 (f a ) = −159(1 khz) (dbc/hz)
l 0 (f a ) = 10 ldb 0/10 = 10 -15.9 (1 khz) (伏特比2 /hz)
闪烁段：−10 db/dec (100 hz - 1 khz)
中点：ldb 1 (f b ) = −154(300 hz) (dbc/hz)
l 1 (f b ) = 10 ldb 1/10 = 10 -15.4 (300 khz) (伏特比2 /hz)
来自上述相位噪声模型点的相位噪声模型系数 h j ：
h 0 = l 0 f a 0 = 10 -15.9 （伏特比2 hz -1）
h 1 = l 1 f b 1 = (10 -15.4 )[3(10 2 )] 1 = 10 -12.9 (伏特比2 )
相位噪声模型 ldb di (f)，根据上述系数：
模拟图 7中的ldb di (f) 。
g. 环路滤波器/误差放大器（频率不适用）
如前所述，未建模，因为它不是具有固有相位噪声的射频组件。对其有效相位噪声进行建模以及计算影响输出相位噪声的传播动态，比射频组件更为复杂。1
5.通过在 10 ghz 中带输出处实现最低相位噪声，根据整个频段的最低平均输出相位噪声的唯一规范来确定环路带宽f g 。
环路最佳带宽 f g由 10 ghz 中带输出处的 vco 和基座（参见下面的定义）相位噪声曲线的交点确定。
10 ghz 时的 vco 相位噪声模型，ldb vi (f)，曲线如前述第 4 节 e 部分所示。
10 ghz 处的基准相位噪声模型、ldb pl (f) 和曲线，其中基准定义为所有 rf 组件（vco 除外）相位噪声模型 l si (f) 乘以输出的总和传递函数（稍后讨论）直流增益平方，n 2：
仿真图 7中的ldb pl (f) 。
然后通过数学或图形方式确定环路带宽，结果为 f g = 121.6 khz。
6. 确定标准参数fn和z 。
我们根据经验法则 f n = f g / 1.55 确定 f n，其中 ze = 0.707 （参考文献 2），并根据其他规格确定 ze（未给出其他规格，因此保留 ze = 0.707 作为默认值）。这些被发现是：
fn = 78.5 khz
ρ = 0.707
7. 将开环传递函数t ol的二阶形式（粗体）等同于电路常数形式（粗体），从而根据电路常数r 1 、 r 2和c给出标准参数f n和ze 1 .
（转换为ω n = 2 πf n）
这给出了所需的关系（粗体）：
8. 确定电路常数 r 1、r 2和c 1（粗体）作为标准参数f n和δ 对于 10 ghz 中频输出 ( n = 400) 并计算任何其他感兴趣的量；将理论值修改为最接近的 eia 5% 标准值。
（转换回f n = ω n /2 π）。
注意，r 1、r 2和c 1不是唯一确定的，因此必须绝对选择其中之一，通常是c 1。对于这种情况，选择c 1，然后计算r 1和r 2（均适用于谐振频率f n = 78.5 khz 和阻尼系数z = 0.707），其中选择c 1是为了保持r 1和r 2相对较低。因此，电阻噪声相对于误差放大器（运算放大器）噪声来说是微不足道的，并且在实际限制内：12,13
c 1 = 0.015 µf（已经是标准值的 5%）
r 1 = 522.9ω（5%标准值为510ω）
r 2 = 191.1ω（5%标准值为200ω）
使用这些标准值，通过将通用pll 框图和相位噪声传播模型 （图 4，第 1 部分）应用于我们的具体案例，形成特定 pll 框图和相位噪声传播模型，完成设计并配置系统示例 pll 的 10 ghz 中频输出 （图 8）。14
8. 8 至 12 ghz 输出/50 mhz 步进 pll 频率合成器的 10 ghz 中频输出下的特定 pll 框图和相位噪声传播模型。
9. 对 pll 开环/闭环动态和输出相位噪声进行建模，并使用适当的建模/仿真工具来仿真性能。
根据需要调整模型理论（标准值）电路常数和开环增益，以使仿真和计算的环路动态之间最接近，以及由于计算和仿真性能之间的差异而导致的输出相位噪声。
10. 构建并测试 edm 单元。
使用调整后的电路常数构建并测试 edm 单元。由于模拟和 edm 性能之间存在差异，请根据需要进一步调整 edm 电路常数，以获得适当的性能。
11. 根据模型和 edm 单元之间的协议需要调整模型开环增益。
因此，使用步骤 8 中确定的理论（标准值）电路常数完成了设计。然后将根据步骤 9、10 和 11 细化这些值，但由于我们不是为我们的示例构建 edm，理论值完成了设计。
诚邀报名 | 开放原子训练营（第四季）——TobudOS 2023年开发者训练营
什么是RAW/PQFP/PPGA/PQFP
化工人员定位系统开始智慧园区数字化转型
直线电机生产厂家谈Q3全球半导体行业产值增长情况
魅蓝5于10月底上市处理器不变899元起售
关于相位锁定环(PLL)频率合成器的设计和分析
纯电动捷豹I-PACE概念车登场，特斯拉Model X该何去何从？
降价200清仓，华为最美华为荣耀8，你会入手吗？
基于J-Link解除APM32F003读保护
24v转12v芯片有哪些？
OWC推3.5英寸U.2 SSD转接产品
英创信息技术EM9170工控主板ISA总线数据介绍
DRAM的发展史及结构解析
校园、办公楼、路灯、充电桩智能微型断路器无线智慧空气开关的功能介绍——安科瑞 严新亚
纸质便携式笔记本电脑支架的制作
我国首发物件识别及触摸屏的力度感测技术
火爆全球的“饺子皮”3D手办原来是这样做的！关键时刻少不了远程控制软件！
简单认识开放通讯协议
小米11包装盒曝光：确认取消附送充电器
22家虚拟运营商获正式商用牌照：阿里京东小米在列
本文要点
该文章是关于频率合成器的设计和分析的，重点讨论了相位噪声和频率噪声的测量和分析方法。
文章介绍了pll频率合成器的一般设计过程，包括选择电路配置、选择元件和开环传递函数的建立。
接下来的步骤包括模拟器和实际电路的搭建与测试，并对模型和实际性能进行比较和调整。
本文摘要
本篇文章是关于相位锁定环(pll)频率合成器的设计和分析，重点讨论了相位噪声和频率噪声的测量、建模和仿真方法。文章以设计一个假想的pll频率合成器为例，详细介绍了设计过程和步骤。从规格选择、电路配置到元件选择和相噪模型的建立，文章提供了一套完整的设计流程。通过建模和仿真，可以评估设计的性能并进行优化。最后，文章还介绍了如何根据模型和实测数据进行参数调整，以实现设计的要求和性能。
如第 一 部分所述，锁相环 (pll) 在当今的高科技世界中无处不在。几乎所有商业和军用产品都在其运行中使用它们，并且相位（或 pm）噪声是一个主要问题。频率（或 fm）噪声密切相关（瞬时频率是相位的时间导数），通常被认为是在相位噪声的范畴内（也许两者都可能被视为“角度噪声”）。幅度（或 am）噪声是另一个考虑因素。
虽然两者都会影响 pll 性能，但幅度噪声通常是自限性的，不会产生任何后果。因此，pll 输出和 rf 组件的相位噪声是主要问题。当然，输出相位噪声是最终关注的问题，并且很大程度上取决于每个组件的相位噪声。造成组件相位噪声的因素有很多，例如电源、emi 和半导体异常等，了解这些因素使我们能够实施组件相位噪声的缓解策略，并最终实现输出相位噪声的缓解策略。
第 1 部分讨论了相位噪声的简要理论和典型测量及其分析（建模、仿真和传播），并展示了大多数计算机辅助设计 (cad) 应用程序使用的方法。第 2 部分深入研究用于分析的假设 pll 频率合成器的设计。
8 至 12 ghz 输出/50 mhz 步进 pll 频率合成器的设计
为了演示第 1 部分中回顾的概念和方法，我们设计了一个假设的单环 8 至 12 ghz/50 mhz 步长（通道间隔）整数合成器，具有 25 mhz 参考（50 mhz 是可实现的最小步长，因为，展望未来，我们将使用固定模数除以 2 预分频器）。它将通过在 10 ghz 中频输出处实现最低相位噪声来设计，以实现整个频段内最低的平均输出相位噪声。我们遵循标准的设计程序：
1. 审查规格。
对于此示例，唯一的规范是如上所述的相位噪声（对于此示例明确的不切实际的过度简化）。
2. 选择电路配置、类型、顺序和环路滤波器拓扑。
离散（而不是 i2c 或混合）配置、类型 2、二阶和一阶有源 pi 环路滤波器（因其简单和流行而选择）。
3. 选择组件。
参考：著名电子制造商的 100 mhz ocvcxo （图 5 和 6
5. 制造商提供的 8 至 12 ghz 输出/50 mhz 步进 pll 频率合成器的参考 (100 mhz ocvcxo) 数据表。
6. 参考 (100 mhz ocvcxo) 相位噪声图（图 5）与通用相位噪声模型（第 1 部分中的图 3）适合 8 至 12 ghz 输出/50 mhz 步进 pll 频率合成器的图。
参考分频器：著名电子制造商的可编程整数分频器，范围 k r (= 1/r) = 1/1 至 1/17 (r = 1 至 17) 编程为：
在所有 ghz 下 r = 4。
反馈分频器：著名电子制造商的可编程整数/小数分频器，用于整数模式，范围 k m (= 1/m) = 1/32 至 1/1048575 (m = 32 至 1048575) 编程为：
8 ghz 时 m = 160
9 ghz 时 m = 180
10 ghz 时 m = 200
11 ghz 时 m = 220
12 ghz 时 m = 240
预分频器：著名电子制造商的固定模数除以 2 预分频器，k p (= 1/p) = 1/2 (p = 2) 给出总反馈因子 k n (=1/n) = 1/mp (n =mp) 生产：
在所有 ghz 下 p = 2
n = mp = 320（8 ghz）
n = mp = 360（9 ghz）
n = mp = 400（10 ghz）
n = mp = 440（11 ghz）
12 ghz 时 n = mp = 480。
vco：著名电子制造商的 8 至 12.5 ghz 低噪声 vco 11，具有：
8 ghz 时k v = 900 mhz/v [5.7(10 9 ) rad/s/v]
9 ghz 时k v = 825 mhz/v [5.2(10 9 ) rad/s/v]
10 ghz 时k v = 725 mhz/v [4.6(10 9 ) rad/s/v]
11 ghz 时k v = 540 mhz/v [3.4(10 9 ) rad/s/v]
12 ghz 时k v = 375 mhz/v [2.4(10 9 ) rad/s/v]
相位检测器：著名电子制造商的相位/频率检测器 (pfd)，带有增益控制电路，可补偿整个 vco 频段的k v变化（保持 k ψ k v = 恒定），从而产生有效的：
k φ = 0.134 v/rad（8 ghz）
9 ghz 时k φ = 0.147 v/rad
10 ghz 时k φ = 0.166 v/rad
11 ghz 时k φ = 0.225 v/rad
12 ghz 时k φ = 0.318 v/rad
环路滤波器/误差放大器：著名电子制造商的运算放大器（具有足够的增益、精度、噪声、带宽、稳定性、电源要求和输出电压/电流驱动能力）。
4. 开发射频组件的相位噪声模型。
我们使用相位噪声分析程序（第 1 部分）的步骤 1 至 6 来开发 rf 组件相位噪声模型并在图 7中对其进行仿真。我们展示了参考的完整开发过程，包括适合其数据表相位噪声图（图 5 和 6）的通用相位噪声模型（图 3，第 1 部分）以及其计算和生成的特定相位噪声模型。
7. 10 ghz 中频输出处的 rf 分量和基座相位噪声显示了8 至 12 ghz 输出/50 mhz 步进 pll 频率合成器的 vco/基座交叉处的最佳环路带宽 f g 。
对于其他组件，为了简洁起见，我们仅显示它们的计算和由此产生的特定相位噪声模型（此外，为了简单起见，没有对环路滤波器/误差放大器进行建模，因为它不是射频组件，并且其分析比射频组件1 ):
a. 参考（100 mhz）
相位噪声模型点ldb j (f k )，从将通用相位噪声模型拟合到数据表图：
地板段：0 db/dec (17 khz - ∞ hz)
底点：ldb 0 (f a ) = −180(17 khz) (dbc/hz)
l 0 (f a ) = 10 ldb 0/10 = 10 -18.0 (17 khz) (伏特比2 /hz)
闪烁段：−10 db/dec (7 khz - 17 khz)
中点：ldb 1 (f b ) = −178(11 khz) (dbc/hz)
l 1 (f b ) = 10 ldb 1/10 = 10 -17.8 (11 khz) (伏特比2 /hz)
闪烁段：−20 db/dec (200 hz - 7 khz)
中点：ldb 2 (f c ) = −159(1 khz) (dbc/hz)
l 2 (f c ) = 10 ldb 2/10 = 10 -15.9 (1 khz) (伏特比2 /hz)
闪烁段：−30 db/dec (10 hz - 200 hz)
中点：ldb 3 (f d ) = −127(50 hz) (dbc/hz)
l 3 (f d ) = 10 ldb 3/10 = 10 -12.7 (50 hz) (伏特比2 /hz)
来自上述相位噪声模型点的相位噪声模型系数 h j ：
h 0 = l 0 f a 0 = 10 -18.0 (伏特比2 hz -1 )
h 1 = l 1 f b 1 = (10 -17.8 )[11(10 3 )] 1 = 10 -13.8 (伏特比2 )
h 2 = l 2 f c 2 = (10 -15.9 )(10 3 ) 2 = 10 -9.9 （伏特比2 hz）
h 3 = l 3 f d 3 = (10 -12.7 )[5(10 1 )] 3 = 10 -7.6 （伏特比2 hz 2）
相位噪声模型 ldb xi (f)，根据上述系数：
模拟图 7中的ldb xi (f) 。
b. 参考分频器（与频率无关）
相位噪声模型点ldb j (f k )，来自将通用相位噪声模型拟合到数据表图（未显示）：
地板段：0 db/dec (3 khz - ∞ hz)
底点：ldb 0 (f a ) = −153(3 khz) (dbc/hz)
l 0 (f a ) = 10 ldb 0/10 = 10 -15.3 (3 khz) (伏特比2 /hz)
闪烁段：−10 db/dec (100 hz - 3 khz)
中点：ldb 1 (f b ) = −150(600 hz) (dbc/hz)
l 1 (f b ) = 10 ldb 1/10 = 10 -15.0 (600 hz) (伏特比2 /hz)
来自上述相位噪声模型点的相位噪声模型系数 h j ：
h 0 = l 0 f a 0 = 10 -15.3 （伏特比2 hz -1）
h 1 = l 1 f b 1 = (10 -15.0 )[6(10 2 )] 1 = 10 -12.2 (伏特比2 )
相位噪声模型 ldb ri (f)，根据上述系数：
仿真图 7中的ldb ri (f) 。
c. 反馈分频器（与频率无关）
相位噪声模型点ldb j (f k )，来自将通用相位噪声模型拟合到数据表图（未显示）：
地板段：0 db/dec (10 khz - ∞ hz)
底点：ldb 0 (f a ) = −155(10 khz) (dbc/hz)
l 0 (f a ) = 10 ldb 0/10 = 10 -15.5 (10 khz) (伏特比2 /hz)
闪烁段：-10 db/dec (100 hz - 10 khz)
中点：ldb 1 (f b ) = −143(1 khz) (dbc/hz)
l 1 (f b ) = 10 ldb 1/10 = 10 -14.3 (1 khz) (伏特比2 /hz)
来自上述相位噪声模型点的相位噪声模型系数 h j ：
h 0 = l 0 f a 0 = 10 -15.5 （伏特比2 hz -1）
h 1 = l 1 f b 1 = (10 -14.3 )(10 3 ) 1 = 10 -11.3 (伏特比2 )
相位噪声模型 ldb fi (f)，根据上述系数：
模拟图 7 中的ldb fi (f)。
d. 预分频器（与频率无关）
相位噪声模型点ldb j (f k )，来自将通用相位噪声模型拟合到数据表图（未显示）：
地板段：0 db/dec (10 khz - ∞ hz)
底点：ldb 0 (f a ) = −152(10 khz) (dbc/hz)
l 0 (f a ) = 10 ldb 0/10 = 10 -15.2 (10 khz) (伏特比2 /hz)
闪烁段：−10 db/dec (100 hz - 10 khz)
中点：ldb 1 (f b ) = −142(1 khz) (dbc/hz)
l 1 (f b ) = 10 ldb 1/10 = 10 -14.2 (1 khz) (伏特比2 /hz)
来自上述相位噪声模型点的相位噪声模型系数 h j ：
h 0 = l 0 f a 0 = 10 -15.2 （伏特比2 hz -1）
h 1 = l 1 f b 1 = (10 -14.2 )(10 3 ) 1 = 10 -11.2 (伏特比2 )
相位噪声模型 ldb pi (f)，根据上述系数
模拟图 7中的ldb pi (f) 。
e. vco（10 ghz 时从数据表中给出的 11.3 ghz 缩放）
相位噪声模型点ldb j (f k )，来自将通用相位噪声模型拟合到 11.3 ghz 数据表图（未显示）：
地板段：0 db/dec (100 mhz - ∞ hz)
底点：ldb 0 (f a ) = −150(100 mhz) (dbc/hz)
l 0 (f a ) = 10 ldb 0/10 = 10 -15.0 (100 mhz) (伏特比2 /hz)
闪烁段：-10 db/dec (10 mhz - 100 mhz)
中点：ldb 1 (f b ) = −143(30 mhz) (dbc/hz)
l 1 (f b ) = 10 ldb 1/10 = 10 -14.3 (30 mhz) (伏特比2 /hz)
闪烁段：−20 db/dec (40 khz - 10 mhz)
中点：ldb 2 (f c ) = −111(600 khz) (dbc/hz)
l 2 (f c ) = 10 ldb 2/10 = 10 -11.1 (600 khz) (伏特比2 /hz)
闪烁段：−30 db/dec (1 khz - 40 khz)
中点：ldb 3 (f d ) = −59(6 khz) (dbc/hz)
l 3 (f d ) = 10 ldb 3/10 = 10 -5.9 (6 khz) (伏特比2 /hz)
闪烁段：−40 db/dec (100 hz - 1 khz)
中点：ldb 4 (f e ) = −18(300 hz) (dbc/hz)
l 4 (f e ) = 10 ldb 4/10 = 10 -1.8 (300 khz) (伏特比2 /hz)
相位噪声模型系数 h j，来自上述 11.3 ghz 处的相位噪声模型点：
h 0 = l 0 f a 0 = 10 -15.0 (伏特比2 hz -1 )
h 1 = l 1 f b 1 = (10 -14.3 )[3(10 7 )] 1 = 10 -6.8 (伏特比2 )
h 2 = l 2 f c 2 = (10 -11.1 )[6(10 5 )] 2 = 10 0.5 （伏特比2 hz）
h 3 = l 3 f d 3 = (10 -5.9 )[6(10 3 )] 3 = 10 5.4 （伏特比2 hz 2）
h 4 = l 4 f e 4 = (10 -1.8 )[3(10 2 )] 4 = 10 8.1 （伏特比2 hz 3）
相位噪声模型 ldb vi (f)，来自上述系数 [数据表中给出的 11.3 ghz 时的 l 11.3 (f) 缩放至 10 ghz 时的 l vi (f)]：
模拟图 7中的ldb vi (f) 。
f. 鉴相器（25 mhz）
相位噪声模型点ldb j (f k )，来自将通用相位噪声模型拟合到数据表图（未显示）：
地板段：0 db/dec (1 khz - ∞ hz)
底点：ldb 0 (f a ) = −159(1 khz) (dbc/hz)
l 0 (f a ) = 10 ldb 0/10 = 10 -15.9 (1 khz) (伏特比2 /hz)
闪烁段：−10 db/dec (100 hz - 1 khz)
中点：ldb 1 (f b ) = −154(300 hz) (dbc/hz)
l 1 (f b ) = 10 ldb 1/10 = 10 -15.4 (300 khz) (伏特比2 /hz)
来自上述相位噪声模型点的相位噪声模型系数 h j ：
h 0 = l 0 f a 0 = 10 -15.9 （伏特比2 hz -1）
h 1 = l 1 f b 1 = (10 -15.4 )[3(10 2 )] 1 = 10 -12.9 (伏特比2 )
相位噪声模型 ldb di (f)，根据上述系数：
模拟图 7中的ldb di (f) 。
g. 环路滤波器/误差放大器（频率不适用）
如前所述，未建模，因为它不是具有固有相位噪声的射频组件。对其有效相位噪声进行建模以及计算影响输出相位噪声的传播动态，比射频组件更为复杂。1
5.通过在 10 ghz 中带输出处实现最低相位噪声，根据整个频段的最低平均输出相位噪声的唯一规范来确定环路带宽f g 。
环路最佳带宽 f g由 10 ghz 中带输出处的 vco 和基座（参见下面的定义）相位噪声曲线的交点确定。
10 ghz 时的 vco 相位噪声模型，ldb vi (f)，曲线如前述第 4 节 e 部分所示。
10 ghz 处的基准相位噪声模型、ldb pl (f) 和曲线，其中基准定义为所有 rf 组件（vco 除外）相位噪声模型 l si (f) 乘以输出的总和传递函数（稍后讨论）直流增益平方，n 2：
仿真图 7中的ldb pl (f) 。
然后通过数学或图形方式确定环路带宽，结果为 f g = 121.6 khz。
6. 确定标准参数fn和z 。
我们根据经验法则 f n = f g / 1.55 确定 f n，其中 ze = 0.707 （参考文献 2），并根据其他规格确定 ze（未给出其他规格，因此保留 ze = 0.707 作为默认值）。这些被发现是：
fn = 78.5 khz
ρ = 0.707
7. 将开环传递函数t ol的二阶形式（粗体）等同于电路常数形式（粗体），从而根据电路常数r 1 、 r 2和c给出标准参数f n和ze 1 .
（转换为ω n = 2 πf n）
这给出了所需的关系（粗体）：
8. 确定电路常数 r 1、r 2和c 1（粗体）作为标准参数f n和δ 对于 10 ghz 中频输出 ( n = 400) 并计算任何其他感兴趣的量；将理论值修改为最接近的 eia 5% 标准值。
（转换回f n = ω n /2 π）。
注意，r 1、r 2和c 1不是唯一确定的，因此必须绝对选择其中之一，通常是c 1。对于这种情况，选择c 1，然后计算r 1和r 2（均适用于谐振频率f n = 78.5 khz 和阻尼系数z = 0.707），其中选择c 1是为了保持r 1和r 2相对较低。因此，电阻噪声相对于误差放大器（运算放大器）噪声来说是微不足道的，并且在实际限制内：12,13
c 1 = 0.015 µf（已经是标准值的 5%）
r 1 = 522.9ω（5%标准值为510ω）
r 2 = 191.1ω（5%标准值为200ω）
使用这些标准值，通过将通用pll 框图和相位噪声传播模型 （图 4，第 1 部分）应用于我们的具体案例，形成特定 pll 框图和相位噪声传播模型，完成设计并配置系统示例 pll 的 10 ghz 中频输出 （图 8）。14
8. 8 至 12 ghz 输出/50 mhz 步进 pll 频率合成器的 10 ghz 中频输出下的特定 pll 框图和相位噪声传播模型。
9. 对 pll 开环/闭环动态和输出相位噪声进行建模，并使用适当的建模/仿真工具来仿真性能。
根据需要调整模型理论（标准值）电路常数和开环增益，以使仿真和计算的环路动态之间最接近，以及由于计算和仿真性能之间的差异而导致的输出相位噪声。
10. 构建并测试 edm 单元。
使用调整后的电路常数构建并测试 edm 单元。由于模拟和 edm 性能之间存在差异，请根据需要进一步调整 edm 电路常数，以获得适当的性能。
11. 根据模型和 edm 单元之间的协议需要调整模型开环增益。
因此，使用步骤 8 中确定的理论（标准值）电路常数完成了设计。然后将根据步骤 9、10 和 11 细化这些值，但由于我们不是为我们的示例构建 edm，理论值完成了设计。
诚邀报名 | 开放原子训练营（第四季）——TobudOS 2023年开发者训练营
什么是RAW/PQFP/PPGA/PQFP
化工人员定位系统开始智慧园区数字化转型
直线电机生产厂家谈Q3全球半导体行业产值增长情况
魅蓝5于10月底上市处理器不变899元起售
关于相位锁定环(PLL)频率合成器的设计和分析
纯电动捷豹I-PACE概念车登场，特斯拉Model X该何去何从？
降价200清仓，华为最美华为荣耀8，你会入手吗？
基于J-Link解除APM32F003读保护
24v转12v芯片有哪些？
OWC推3.5英寸U.2 SSD转接产品
英创信息技术EM9170工控主板ISA总线数据介绍
DRAM的发展史及结构解析
校园、办公楼、路灯、充电桩智能微型断路器无线智慧空气开关的功能介绍——安科瑞 严新亚
纸质便携式笔记本电脑支架的制作
我国首发物件识别及触摸屏的力度感测技术
火爆全球的“饺子皮”3D手办原来是这样做的！关键时刻少不了远程控制软件！
简单认识开放通讯协议
小米11包装盒曝光：确认取消附送充电器
22家虚拟运营商获正式商用牌照：阿里京东小米在列