如何使用CrossSync PHY 软件来调试异常链路行为
随着连续几代 pci express 以 8 gbps、16 gbps 和 32 gbps 的速度运行，动态链路均衡变得至关重要。均衡会补偿通信信道对信号的影响。
这些影响包括充当低通滤波器的链路，它会衰减数据流中的关键高频分量，此外，由连接器和过孔引起的链路阻抗不连续会进一步降低链路性能。
pcie均衡可应用于发送端 （txeq）、接收端 （rxeq） 或两端都应用， txeq 涉及去加重和预冲，而 rxeq 涉及连续时间线性均衡 （ctle） 和判决反馈均衡 （dfe）。
在发送端，去加重会使跳变后的第一位以全幅度 （va） 发送，相同极性的后续位以降低的电平 （vb） 传输，但在下一次跳变之前的最后一位除外，它以提高的预冲电平 （vc） 传输。此外，转换之间的单个bit位以最大增强电平 （vd） 传输。
去加重和增强的组合补偿了链路会衰减的信号高频成分。均衡涉及多个阶段的链路训练序列，有时会产生意想不到的结果。
使用 pcie crosssync phy关联协议层和物理层数据的能力可以帮助定位链路训练后可能出现的逻辑和电气问题。
pcie链路训练过程
发送端均衡（去加重、预冲和增强），是由 pcie 系统的 txeq内的三抽头有限脉冲响应 （fir） 滤波器实现。链路训练的目标是确定给定通信链路的最佳 fir 滤波器系数，也称为游标系数。链路训练在下行端口和上行端口之间交换有序数据集，包括ts1训练序列和ts2训练序列 。
pcie 链路训练是如何运行的？
以pcie4.0为例，pcie 4.0 链路训练从速度变化协商开始，有4个阶段，阶段 0 到阶段 3。在阶段 0，下行端口以 8gt/s 数据速率向上行端口发送 ts2 有序集，通告 16gt/s 的最大数据速率。在阶段 1，两个端口交换 ts1 有序集，在每 32 个 ts1 有序集之后穿插一个电气空闲退出有序集 （eieos），以建立操作链路。
eieos 的目的是保证链路伙伴可以检测到电气空闲退出状态，eieos 数据包符号（四个交替的 00 00 ff ff 序列）产生规则且具有相对较少的转换的电信号，这对于在调试期间观察信号的物理层属性非常有用。
presets和p10的作用
随后的阶段涉及数据交换以优化电气性能。pcie 标准规定了 11 种去加重、预冲和增强游标系数的预定义组合，称为preset，并标记为 p0 到 p10。
在链路训练期间，pcie 设备会请求preset或游标系数——后者提供更精细的设置选项，而preset提供快捷便利。preset是根据电压比，以及前冲和去加重系数（以 db 为单位）定义的。
但 p10 除外，它用于在全幅度下进行发射机升压限制测试，并且其升压限制不固定，主要用于测试。
在第 2 阶段，上行端口请求下行端口配置其发射机均衡preset或游标系数，以补偿链路通道并确保最佳性能。阶段 3 交换角色，下行端口请求上行端口配置其发射机均衡preset或游标系数以补偿链路。均衡训练完成后，下行端口和上行端口交换ts2有序集。
链路训练和状态机 （ltssm） 会经过 recovery.rcvrlock、recovery.rcvrcfg 和 recovery.idle 状态，在每 32 个 ts1 或 ts2 有序集之后发送一个 eieos，然后再建立活动 l0 状态。因此，ts2 有序集和 eieos 可用于触发仪器和定位物理层信号，以帮助调试均衡后的链路训练行为。
比较preset和报告的txeq
要在实际系统中验证链路均衡，可以使用示波器和协议分析仪，以及力科的pcie crosssync phy软件，将两台仪器链接在一起。
crosssync phy 安装到示波器上，将来自两台仪器的数据关联起来，以提供完整的链路可见性，让您可以查看与协议分析仪的协议层数据在时间上相关联的来自示波器的物理层波形。
此外，具有 crosssync phy 功能的信号采集卡可以监测被测器件并向协议分析仪和示波器提供数据。
如何设置触发
要确定链路均衡过程的有效性，需要在第 3 阶段结束时检查链路行为。
为此，将协议分析器配置为在速度更改为 16 gt/s 后出现的第一个 ts2 有序集上触发 ，并设置示波器以捕获多个链路的上行数据。此触发设置将确保在完成最终均衡设置并转换到活动 l0 状态后捕获数据。
如何检查确认报告的preset
crosssync phy 上显示的协议数据显示了数据包详细信息，例如数据包编号、有序集、数据速率和均衡控制，其中也包括preset值。crosssync phy 还显示了与协议数据在时间上相关的的示波器波形，显示了发射机均衡的电气效应。
下图中的示波器波形显示了通道 1 和通道 2 上行信号的电气行为明显不同。为此，将协议分析器配置为在速度更改为 16 gt/s 后出现的第一个 ts2 有序集上触发 ，并设置示波器以捕获多个链路的上行数据。 此触发设置将确保在完成最终均衡设置并转换到活动 l0 状态后捕获数据。
确定是逻辑问题还是电气问题？
仔细查看阶段 3 结束时报告的 txeq 协议层数据，显示通道 0 和 2 报告已训练到 txeq p6，而通道 1 和 3 报告已训练到 txeq p10。这个结果表示了潜在的意外行为，可能是因为一个通道误报了其状态。
一个设备训练不同的通道到不同的 txeq preset并非不可能，而且 p6 是一种相对常见的preset，许多设备在 16 gt/s 的信号质量合规性测试中会使用它。但是，p10 并不是期望在实时链接中看到的preset。
如前所述，它的存在主要是为了方便设备电气测试，如果链路另一端的设备请求 p10，它不知道会发生什么。
放大物理层波形以检查去加重程度
问题是通道 1 是否真的被训练到 p10，或者它是否错误地报告它被训练到 p10。换句话说，这个意料之外的结果表示的是纯粹的逻辑问题还是逻辑电气问题？
要进一步验证，可以在协议数据中，在第 3 阶段结束附近选择一个 eieos 数据包，以放大相应的示波器波形。eieos 数据包具有相对较少的转换，在示波器时域波形上可以清楚地看到两个信号之间的去加重差异。
如下图所示，报告说它被训练到 p10 的通道比报告说它被训练到 p6 的通道在转换后对信号的去加重程度要高得多。进一步的验证证明，p10 通道比训练到 p6 的通道眼张开度小的多。此处的解决方案是检查导致设备训练到 p10 的逻辑问题的固件。
总结
力科的pcie crosssync phy 软件可同步示波器和协议分析仪，让您可视化、保存、调用和分析同步的示波器和协议分析仪数据，以帮助解决 pcie 均衡过程中可能出现的意外问题。一个与均衡后的链路行为相关的示例演示了如何使用 crosssync phy 软件来调试异常链路行为。
除了验证有问题的链路训练行为外，pcie crosssync phy还可以通过对边带信号、参考时钟、数据通道和电源轨的可见性来帮助表征整个启动序列，帮助观察电气和协议域中的速度变化。
塑料水分测定仪测试经验总结
新人工智能模型提高预测乳癌准确度达87%
薄膜开关生产厂家制作薄膜时对原材料的要求
力科示波器的远程控制详解
你觉得物联网设计太复杂了？
如何使用CrossSync PHY 软件来调试异常链路行为
关于可穿戴设备选择适当的静电抑制器分析
能不能用GAN破解标注数据不足的问题呢
卷积神经网络CNN的简单理论介绍
正激式转换器控制器LT8310和可调并联电压调节器LT1431
3D无处不在,IBM与3M携手抢攻3D IC市场
“2016电子创新技术高校教师峰会”品质升级 即将震撼开幕
华为携手宁德时代打造全新高端智能汽车品牌
基于可编程逻辑器件实现便携式数字正交锁相放大器的应用方案
扩物联网实力抢占商机，高通动作频繁
MCU厂商2023年第三季度迎来转机：复苏迹象初现
工程师开发变形喷嘴，可改变3D打印纤维方向
安规电容X电容与Y电容的区别及其分类
远东电池出资7.5亿增资子公司
深圳正品模胚厂家影响非标模架质量问题的原因有哪些？
这些影响包括充当低通滤波器的链路，它会衰减数据流中的关键高频分量，此外，由连接器和过孔引起的链路阻抗不连续会进一步降低链路性能。
pcie均衡可应用于发送端 （txeq）、接收端 （rxeq） 或两端都应用， txeq 涉及去加重和预冲，而 rxeq 涉及连续时间线性均衡 （ctle） 和判决反馈均衡 （dfe）。
在发送端，去加重会使跳变后的第一位以全幅度 （va） 发送，相同极性的后续位以降低的电平 （vb） 传输，但在下一次跳变之前的最后一位除外，它以提高的预冲电平 （vc） 传输。此外，转换之间的单个bit位以最大增强电平 （vd） 传输。
去加重和增强的组合补偿了链路会衰减的信号高频成分。均衡涉及多个阶段的链路训练序列，有时会产生意想不到的结果。
使用 pcie crosssync phy关联协议层和物理层数据的能力可以帮助定位链路训练后可能出现的逻辑和电气问题。
pcie链路训练过程
发送端均衡（去加重、预冲和增强），是由 pcie 系统的 txeq内的三抽头有限脉冲响应 （fir） 滤波器实现。链路训练的目标是确定给定通信链路的最佳 fir 滤波器系数，也称为游标系数。链路训练在下行端口和上行端口之间交换有序数据集，包括ts1训练序列和ts2训练序列 。
pcie 链路训练是如何运行的？
以pcie4.0为例，pcie 4.0 链路训练从速度变化协商开始，有4个阶段，阶段 0 到阶段 3。在阶段 0，下行端口以 8gt/s 数据速率向上行端口发送 ts2 有序集，通告 16gt/s 的最大数据速率。在阶段 1，两个端口交换 ts1 有序集，在每 32 个 ts1 有序集之后穿插一个电气空闲退出有序集 （eieos），以建立操作链路。
eieos 的目的是保证链路伙伴可以检测到电气空闲退出状态，eieos 数据包符号（四个交替的 00 00 ff ff 序列）产生规则且具有相对较少的转换的电信号，这对于在调试期间观察信号的物理层属性非常有用。
presets和p10的作用
随后的阶段涉及数据交换以优化电气性能。pcie 标准规定了 11 种去加重、预冲和增强游标系数的预定义组合，称为preset，并标记为 p0 到 p10。
在链路训练期间，pcie 设备会请求preset或游标系数——后者提供更精细的设置选项，而preset提供快捷便利。preset是根据电压比，以及前冲和去加重系数（以 db 为单位）定义的。
但 p10 除外，它用于在全幅度下进行发射机升压限制测试，并且其升压限制不固定，主要用于测试。
在第 2 阶段，上行端口请求下行端口配置其发射机均衡preset或游标系数，以补偿链路通道并确保最佳性能。阶段 3 交换角色，下行端口请求上行端口配置其发射机均衡preset或游标系数以补偿链路。均衡训练完成后，下行端口和上行端口交换ts2有序集。
链路训练和状态机 （ltssm） 会经过 recovery.rcvrlock、recovery.rcvrcfg 和 recovery.idle 状态，在每 32 个 ts1 或 ts2 有序集之后发送一个 eieos，然后再建立活动 l0 状态。因此，ts2 有序集和 eieos 可用于触发仪器和定位物理层信号，以帮助调试均衡后的链路训练行为。
比较preset和报告的txeq
要在实际系统中验证链路均衡，可以使用示波器和协议分析仪，以及力科的pcie crosssync phy软件，将两台仪器链接在一起。
crosssync phy 安装到示波器上，将来自两台仪器的数据关联起来，以提供完整的链路可见性，让您可以查看与协议分析仪的协议层数据在时间上相关联的来自示波器的物理层波形。
此外，具有 crosssync phy 功能的信号采集卡可以监测被测器件并向协议分析仪和示波器提供数据。
如何设置触发
要确定链路均衡过程的有效性，需要在第 3 阶段结束时检查链路行为。
为此，将协议分析器配置为在速度更改为 16 gt/s 后出现的第一个 ts2 有序集上触发 ，并设置示波器以捕获多个链路的上行数据。此触发设置将确保在完成最终均衡设置并转换到活动 l0 状态后捕获数据。
如何检查确认报告的preset
crosssync phy 上显示的协议数据显示了数据包详细信息，例如数据包编号、有序集、数据速率和均衡控制，其中也包括preset值。crosssync phy 还显示了与协议数据在时间上相关的的示波器波形，显示了发射机均衡的电气效应。
下图中的示波器波形显示了通道 1 和通道 2 上行信号的电气行为明显不同。为此，将协议分析器配置为在速度更改为 16 gt/s 后出现的第一个 ts2 有序集上触发 ，并设置示波器以捕获多个链路的上行数据。 此触发设置将确保在完成最终均衡设置并转换到活动 l0 状态后捕获数据。
确定是逻辑问题还是电气问题？
仔细查看阶段 3 结束时报告的 txeq 协议层数据，显示通道 0 和 2 报告已训练到 txeq p6，而通道 1 和 3 报告已训练到 txeq p10。这个结果表示了潜在的意外行为，可能是因为一个通道误报了其状态。
一个设备训练不同的通道到不同的 txeq preset并非不可能，而且 p6 是一种相对常见的preset，许多设备在 16 gt/s 的信号质量合规性测试中会使用它。但是，p10 并不是期望在实时链接中看到的preset。
如前所述，它的存在主要是为了方便设备电气测试，如果链路另一端的设备请求 p10，它不知道会发生什么。
放大物理层波形以检查去加重程度
问题是通道 1 是否真的被训练到 p10，或者它是否错误地报告它被训练到 p10。换句话说，这个意料之外的结果表示的是纯粹的逻辑问题还是逻辑电气问题？
要进一步验证，可以在协议数据中，在第 3 阶段结束附近选择一个 eieos 数据包，以放大相应的示波器波形。eieos 数据包具有相对较少的转换，在示波器时域波形上可以清楚地看到两个信号之间的去加重差异。
如下图所示，报告说它被训练到 p10 的通道比报告说它被训练到 p6 的通道在转换后对信号的去加重程度要高得多。进一步的验证证明，p10 通道比训练到 p6 的通道眼张开度小的多。此处的解决方案是检查导致设备训练到 p10 的逻辑问题的固件。
总结
力科的pcie crosssync phy 软件可同步示波器和协议分析仪，让您可视化、保存、调用和分析同步的示波器和协议分析仪数据，以帮助解决 pcie 均衡过程中可能出现的意外问题。一个与均衡后的链路行为相关的示例演示了如何使用 crosssync phy 软件来调试异常链路行为。
除了验证有问题的链路训练行为外，pcie crosssync phy还可以通过对边带信号、参考时钟、数据通道和电源轨的可见性来帮助表征整个启动序列，帮助观察电气和协议域中的速度变化。
塑料水分测定仪测试经验总结
新人工智能模型提高预测乳癌准确度达87%
薄膜开关生产厂家制作薄膜时对原材料的要求
力科示波器的远程控制详解
你觉得物联网设计太复杂了？
如何使用CrossSync PHY 软件来调试异常链路行为
关于可穿戴设备选择适当的静电抑制器分析
能不能用GAN破解标注数据不足的问题呢
卷积神经网络CNN的简单理论介绍
正激式转换器控制器LT8310和可调并联电压调节器LT1431
3D无处不在,IBM与3M携手抢攻3D IC市场
“2016电子创新技术高校教师峰会”品质升级 即将震撼开幕
华为携手宁德时代打造全新高端智能汽车品牌
基于可编程逻辑器件实现便携式数字正交锁相放大器的应用方案
扩物联网实力抢占商机，高通动作频繁
MCU厂商2023年第三季度迎来转机：复苏迹象初现
工程师开发变形喷嘴，可改变3D打印纤维方向
安规电容X电容与Y电容的区别及其分类
远东电池出资7.5亿增资子公司
深圳正品模胚厂家影响非标模架质量问题的原因有哪些？