Wishbone片上总线技术的特点及如何提高PCI系统的负载能力
自ｐｃｉ协议问世以来，ｐｃｉ总线应用越来越广泛，现已成为事实上的计算机总线标准。随着ｐｃｉ应用和开发的深入，往往需要在复杂的ｐｃｉ系统中使用ｐｃｉ桥来完成设计工作，包括使用主／ｐｃｉ桥来完成整个系统的初始化配置过程。ｐｃｉ桥的使用已从传统的ｐｃ机领域拓展到更多的电子应用系统中。
１、pci主桥简介
在复杂的ｐｃｉ系统中，往往拥有不只一条ｐｃｉ总线。为了提高ｐｃｉ系统的负载能力，可用ｐｃｉ－ｐｃｉ桥把各条ｐｃｉ总线连接起来，同时在处理器总线与ｐｃｉ总线之间使用主／ｐｃｉ桥来完成总线转换，以形成完整的ｐｃｉ系统。常用的ｐｃｉ系统结构如图１所示。
系统上电时，主ｃｐｕ（处理器）对ｐｃｉ目标设备的初始化也称为配置访问。由于ｐｃｉ目标设备所定义的配置空间通常不在ｃｐｕ的存储器和ｉ／ｏ空间中，所以需要一种特殊的机制来执行配置访问。这种机制通常由主／ｐｃｉ桥来完成。配置软件在上电后能够扫描ｐｃｉ总线，以确定现有哪些ｐｃｉ设备，并根据它们的配置要求分别进行配置。配置完成后，各个ｐｃｉ目标设备就可以在ｐｃｉ总线控制器的协调仲裁下正常工作。
在ｐｃ兼容系统中，主／ｐｃｉ桥也称为北桥，用于连接主处理器总线和基础ｐｃｉ局部总线（第一级ｐｃｉ总线）。北桥芯片内通常集成有主存储器控制器，因此处理速度很快。南桥芯片内一般集成有ｉｄｅ控制器、ｕｓｂ和其它速度较慢的ｉ／ｏ控制器，因此处理速度相对较慢。南北桥构成芯片组。
２、wishbone片上总线技术
片上系统ｓｏｃ（ｓｙｓｔｅｍ－ｏｎ－ｃｈｉｐ）技术近两年发展迅速，越来越多的厂商开始开发自己的ｉｐ核，然后提供给系统集成者。而各厂商采用自己定义的ｉｐ核接口规范来开发产品，使得系统集成成为一个棘手的问题。为了提供ｉｐ核的可重用性，实现众多厂商ｉｐ核的有效互连，片上总线ｏｃｂ（ｏｎ－ｃｈｉｐ－ｂｕｓ）技术就应运而生了。目前在ｓｏｃ领域较有影响的三种片上总线标准为：ｉｂｍ公司的ｃｏｒｅ-ｃｏｎｎｅｃｔ、ａｒｍ公司的ａｍｂａ和ｓｉｌｉｃｏｒｅｃｏｒｐ公司的ｗｉｓｈｂｏｎｅ总线。其中ｗｉｓｈｂｏｎｅ总线已经被全球最大的开放ｉｐ组织（ｏｐｅｎｃｏｒｅｓ）列为主要支持的ｓｏｃ内部互连总线协议。遵循ｗｉｓｈｂｏｎｅ总线协议的ｉｐ核可以很快有效地集成到ｓｏｃ中。目前，ｏｐｅｎｃｏｒｅｓ上很多开放的ｉｐ核接口都采用ｗｉｓｈｂｏｎｅ总线设计。而且越来越多的ｉｐ核商用厂商也宣布支持ｗｉｓｈ-ｂｏｎｅ总线协议。
ｗｉｓｈｂｏｎｅ总线最大的特点是结构简单灵活，需要逻辑门少；同时完全免费、完全公开。ｗｉｓｈｂｏｎｅ规范支持完整的普通数据传输协议，包括单个读写周期、块传输等。数据总线宽度为８～６４位（宽度仍然可以扩展），地址总线可以达到６４位；最快时一个时钟周期就可进行一次数据传输；支持握手协议，速率可以调整；支持出错重试等。在ｗｉｓｈｂｏｎｅ总线规范中，可使用ｍａｓｔｅｒ／ｓｌａｖｅ结构实现非常灵活的系统设计。ｍａｓｔｅｒ和ｓｌａｖｅ有四种互连方式，分别为：点对点、数据流、共享总线和交叉互连。其中点对点方式是连接一个ｍａｓｔｅｒ和一个ｓｌａｖｅ最简单的方式，使用起来非常方便。图２给出了采用点对点互连方式的ｗｉｓｈｂｏｎｅ主／从接口图。其中ｓｙｓｃｏｎ为产生ｒｓｔ复位和ｃｌｋ时钟信号的模块，ｔａｇｎ为用户自定义信号。
ｗｉｓｈｂｏｎｅ 在ｍａｓｔｅｒ和ｓｌａｖｅ之间使用的握手协议如图３所示。当准备好传输数据时？ｍａｓｔｅｒ使ｓｔｂ ｏ信号有效，ｓｔｂ ｏ状态将一直保持到ｓｌａｖｅ的结束信号ａｃｋ ｏ、ｅｒｒ ｏ 或 ｒｔｙ ｏ？对ｍａｓｔｅｒ而言是ａｃｋ ｉ？ｅｒｒ ｉ和ｒｔｙ ｉ？ 之一声明有效。ｍａｓｔｅｒ在每一个ｃｌｋ ｉ的上升沿对结束信号采样？如果该信号有效？ｓｔｂ ｏ信号变低。此外，ｗｉｓｈｂｏｎｅ接口的两边都能够完全控制数据传送的速率。
３、pci bridge核
开放ｉｐ组织ｏｐｅｎｃｏｒｅｓ提供的ｐｃｉ ｂｒｉｄｇｅ ｃｏｒｅ提供了ｗｉｓｈｂｏｎｅ片上系统总线和ｐｃｉ逻辑总线的接口。ｐｃｉ ｂｒｉｄｇｅ ｃｏｒｅ由两个相对独立的单元组成：一个单元处理由ｐｃｉ总线方启动的数据交易，另一个单元则处理由ｗｉｓｈｂｏｎｅ总线方启动的交易。它是一个ｐｃｉ总线和ｗｉｓｈｂｏｎｅ总线之间真正的桥。
ｐｃｉ 桥核支持３２位ｐｃｉ总线接口，并完全兼容ｐｃｉ２．２协议（支持６６ｍｈｚ规范）；它含有独立的主桥、从桥功能模块和完整的命令／状态寄存器；支持ｗｉｓｈｂｏｎｅ ｓｏｃ互连协议ｂ版本（包括ｂ１和ｂ３）；此外，它可通过ｗｉｓｈｂｏｎｅ接口支持３２位总线操作；并可配置片上ｆｉｆｏ。
３．１ ｐｃｉ ｂｒｉｄｇｅ内部结构
ｐｃｉ桥核由两个相对独立的单元模块组成：ｐｃｉ目标单元和ｗｉｓｈｂｏｎｅ从单元。每个单元自身都有一套完整的功能来支持ｗｉｓｈｂｏｎｅ和ｐｃｉ总线之间的交易。ｗｉｓｈｂｏｎｅ从单元可作为ｐｃｉ桥中ｗｉｓｈ-ｂｏｎｅ侧的从设备和ｐｃｉ侧的主设备启动交易；ｐｃｉ目标单元则可作为ｐｃｉ桥中ｐｃｉ侧的目标设备和ｗｉｓｈｂｏｎｅ侧的主设备启动交易。两个单元互相独立。ｐｃｉ目标单元用于实现ｐｃｉ总线从设备接口和ｗｉｓｈｂｏｎｅ总线的主设备接口；而ｗｉｓｈｂｏｎｅ从单元则用于实现ｗｉｓｈｂｏｎｅ总线从接口和ｐｃｉ总线的主设备接口。
图４是ｐｃｉ桥核的内部结构。
３．２ ｐｃｉ ｂｒｉｄｇｅ的操作
ｐｃｉ桥核有两种应用方式：主、从桥（相对ｐｃｉ总线而言）。作为从桥时，当ｐｃｉ桥连到拥有ｐｃｉ总线的主机系统上电后，主机系统软件将扫描ｐｃｉ总线上连接的ｐｃｉ总线设备（包括ｐｃｉ桥），然后配置ｐｃｉ桥空间寄存器，即由配置软件来完成ｐｃｉ桥的初始化配置过程。之后，ｐｃｉ桥进入正常工作状态。
ｐｃｉ桥核作为主桥时，ｐｃｉ桥完全控制ｐｃｉ总线。ｐｃｉ桥的ｗｉｓｈｂｏｎｅ代理设备完全负责连接到ｐｃｉ总线上的ｐｃｉ设备的初始化配置过程。运行在ｗｉｓｈｂｏｎｅ代理设备上的固件（设备无关软件）在上电后扫描ｐｃｉ总线，以确定有哪些ｐｃｉ设备，并分别有什么配置要求。然后在ｗｉｓｈｂｏｎｅ映象０空间内配置各个ｐｃｉ设备的配置空间。配置完成即可加载各个ｐｃｉ设备的驱动程序。此时ｐｃｉ设备也可以通过ｐｃｉ桥的ｐｃｉ目标单元访问ｗｉｓｈｂｏｎｅ总线。
ｐｃｉ桥的配置空间包括两个部分：一个部分为ｗｉｓｈｂｏｎｅ从单元的配置、状态和控制寄存器；另一个部分为ｐｃｉ目标单元的配置、状态和控制寄存器（包括ｐｃｉ协议要求实现的２５６字节标准配置空间）。ｐｃｉ桥通过相应的地址映像空间（ｐｃｉ映像０和ｗｉｓｈｂｏｎｅ映像０）来实现ｐｃｉ桥两侧代理设备访问ｐｃｉ桥的配置空间。作为从桥时，主机系统的主桥可以使用普通的存储器读写指令来访问ｐｃｉ桥的配置空间，也可以通过配置读写指令来访问ｐｃｉ桥配置空间的低２５６字节。作为主桥时，ｐｃｉ桥本身就可以产生配置周期。如同ｐｃ机ｘ８６系统的主桥配置机制０一样，ｐｃｉ桥的ｗｉｓｈｂｏｎｅ代理主设备可以通过访问ｐｃｉ桥配置空间的ｃｎｆ＿ａｄｄｒ和ｃｎｆ＿ｄａｔａ寄存器来产生配置读写命令，从而实现对其它ｐｃｉ设备的上电初始化过程。
由于ｐｃｉ桥核是一个软核，在ｐｃｉ桥核中有一个参数头文件。可以通过更改ｐｃｉ桥核头文件的参数来改变ｐｃｉ桥的操作方式（如主桥或从桥设置、ｐｃｉ或ｗｉｓｈｂｏｎｅ映像空间的定义等），因而使用非常方便。
４、 使用pci bridge核来访问pci设备
ｐｃｉ桥作为从桥一般用在ｐｃｉ扩展卡上（或称ｐｃｉ周边卡），如数据采集，图像传输等。而作为主桥一般用在ｐｃｉ总线的主控板上（或称ｐｃｉ系统卡），但需要初始化ｐｃｉ总线上的功能设备，并控制ｐｃｉ总线的操作。
为了调试主／从桥的应用，笔者设计了三块电路板来协调控制ｐｃｉ总线的操作。一块为ｆｐｇａ板（ｘｉｌｉｎｘ公司的ｓｐａｒｔａｎ ｉｉ芯片，设计有ｐｃｉ接口），一块为微控制器板（５１单片机），一块为普通ｐｃｉ扩展卡。
作为从桥时，只需要ｆｐｇａ板就可以完成整个实验过程。即用ｖｅｒｉｌｏｇ语言实现一个ｗｉｓｈｂｏｎｅ从接口，并连接到ｆｐｇａ内部的ｂｌｏｃｋｒａｍ上（可由ｉｓｅ的ｃｏｒｅ ｇｅｎｅｒａｔｏｒ产生），然后选择ｐｃｉ ｂｒｉｄｇｅ核的应用方式为ｇｕｅｓｔ（从桥方式），并连同自己的程序一起编译下载到ｆｐｇａ的配置芯片上。这样，把ｆｐ-ｇａ板插入ｐｃ机的ｐｃｉ插槽，就可在ｐｃ机上开发驱动程序来访问ｆｐｇａ板上的资源（如ｒａｍ等）。如果要进行数据采集，可以把ｗｉｓｈｂｏｎｅ从接口连接到数据采集模块上。从桥实现的功能模块图如图５所示。
作为主桥时（选择ｐｃｉ ｂｒｉｄｇｅ核的应用方式为ｈｏｓｔ），由于ｆｐｇａ板上没有微控制器，所以需要把ｆｐｇａ板上的ｉ／ｏ口与５１单片机电路板上的ｉ／ｏ扩展口连接起来一起形成ｐｃｉ主控板。ｆｐｇａ板和普通ｐｃｉ扩展板都插到独立的ｐｃｉ底板的ｐｃｉ插槽上，然后在ｆｐｇａ板上和单片机板上进行编程以实现对普通ｐｃｉ扩展板的初始化配置和正常读写操作。其电路功能模块框图如图６所示。
由于单片机的接口是８位，读写时序也和ｐｃｉ桥中的ｗｉｓｈｂｏｎｅ时序不同，所以需要在ｐｃｉ桥和单片机扩展ｉ／ｏ口之间用软件实现一个ｗｉｓｈｂｏｎｅ主接口。该ｗｉｓｈｂｏｎｅ主接口的工作过程为：单片机发出读操作时，先传送４次８位地址数据到ｆｐｇａ中，再将由ｗｉｓｈｂｏｎｅ主接口组成的３２位地址存储在一个３２位地址寄存器中，随后单片机发出读命令，以启动ｗｉｓｈｂｏｎｅ主接口进行ｗｉｓｈｂｏｎｅ总线的读时序，当ｗｉｓｈｂｏｎｅ主接口把从ｐｃｉ总线上读来的３２位数据存放在一个３２位读数据寄存器中后，单片机将分４次读出３２位数据；单片机进行写操作如同读一样，依次传送３２位地址和３２位数据，最后发送写命令启动ｗｉｓｈｂｏｎｅ主接口以进行ｗｉｓｈｂｏｎｅ总线的写时序。ｗｉｓｈｂｏｎｅ的读写时序可由ｖｅｒｉｌｏｇ语言描述的同步状态机实现。
在５１单片机上用ｃ语言编程实现主控板固件的完整软件过程为：上电后，固件先按顺序依次扫描ｐｃｉ总线上存在的ｐｃｉ设备，扫描的目的之一是为总线和设备编号。当扫描结束后，设备类型、拓扑位置等信息以设备为单位被存放在一个数据结构中，并按实际扫描的顺序组成一个链表。同时，设备的配置要求也依次存放在这个数据链表中。固件得到系统的设备拓扑图后，分别按照设备的配置要求一一进行配置，也就是分配地址资源给设备的基地址寄存器。配置完成后，各个ｐｃｉ设备即可进入正常工作状态。
蓝牙定位都听说过，那么蓝牙定位信标都知道吗
中国移动表示建设5G同时4G服务不降
C语言入门教程-命令行参数
一张图解释自动化仪表家族的“亲属”关系
光电式液位传感器的常见问题解答
Wishbone片上总线技术的特点及如何提高PCI系统的负载能力
Redis键的生存时间、生存策略和毁灭策略
澳大利亚构建虚拟发电厂提供电量
DCDC电源纹波的正确测试方法
谷歌重组人工智能团队
电视机的谐波电流和抑制技术
关于手机放大器在安装过程中的一些注意事项
【每日资料精选】精华问答集锦+珍藏开源资料分享（原理图+PCB+源码+文档）
可调LNB工作电源符合DiSEqC要求
探讨5G智慧园区的发展现状与未来趋势
中芯国际采用Cadence DFM解决方案用于65和45纳米
邻居自杀检测器被发明 可实时监测有害物质
预计今年沧州明珠全年净利润增长2.82亿-3.49亿
小米9或是小米旗下首款后置三摄旗舰
直接采样DAC的理论与应用
１、pci主桥简介
在复杂的ｐｃｉ系统中，往往拥有不只一条ｐｃｉ总线。为了提高ｐｃｉ系统的负载能力，可用ｐｃｉ－ｐｃｉ桥把各条ｐｃｉ总线连接起来，同时在处理器总线与ｐｃｉ总线之间使用主／ｐｃｉ桥来完成总线转换，以形成完整的ｐｃｉ系统。常用的ｐｃｉ系统结构如图１所示。
系统上电时，主ｃｐｕ（处理器）对ｐｃｉ目标设备的初始化也称为配置访问。由于ｐｃｉ目标设备所定义的配置空间通常不在ｃｐｕ的存储器和ｉ／ｏ空间中，所以需要一种特殊的机制来执行配置访问。这种机制通常由主／ｐｃｉ桥来完成。配置软件在上电后能够扫描ｐｃｉ总线，以确定现有哪些ｐｃｉ设备，并根据它们的配置要求分别进行配置。配置完成后，各个ｐｃｉ目标设备就可以在ｐｃｉ总线控制器的协调仲裁下正常工作。
在ｐｃ兼容系统中，主／ｐｃｉ桥也称为北桥，用于连接主处理器总线和基础ｐｃｉ局部总线（第一级ｐｃｉ总线）。北桥芯片内通常集成有主存储器控制器，因此处理速度很快。南桥芯片内一般集成有ｉｄｅ控制器、ｕｓｂ和其它速度较慢的ｉ／ｏ控制器，因此处理速度相对较慢。南北桥构成芯片组。
２、wishbone片上总线技术
片上系统ｓｏｃ（ｓｙｓｔｅｍ－ｏｎ－ｃｈｉｐ）技术近两年发展迅速，越来越多的厂商开始开发自己的ｉｐ核，然后提供给系统集成者。而各厂商采用自己定义的ｉｐ核接口规范来开发产品，使得系统集成成为一个棘手的问题。为了提供ｉｐ核的可重用性，实现众多厂商ｉｐ核的有效互连，片上总线ｏｃｂ（ｏｎ－ｃｈｉｐ－ｂｕｓ）技术就应运而生了。目前在ｓｏｃ领域较有影响的三种片上总线标准为：ｉｂｍ公司的ｃｏｒｅ-ｃｏｎｎｅｃｔ、ａｒｍ公司的ａｍｂａ和ｓｉｌｉｃｏｒｅｃｏｒｐ公司的ｗｉｓｈｂｏｎｅ总线。其中ｗｉｓｈｂｏｎｅ总线已经被全球最大的开放ｉｐ组织（ｏｐｅｎｃｏｒｅｓ）列为主要支持的ｓｏｃ内部互连总线协议。遵循ｗｉｓｈｂｏｎｅ总线协议的ｉｐ核可以很快有效地集成到ｓｏｃ中。目前，ｏｐｅｎｃｏｒｅｓ上很多开放的ｉｐ核接口都采用ｗｉｓｈｂｏｎｅ总线设计。而且越来越多的ｉｐ核商用厂商也宣布支持ｗｉｓｈ-ｂｏｎｅ总线协议。
ｗｉｓｈｂｏｎｅ总线最大的特点是结构简单灵活，需要逻辑门少；同时完全免费、完全公开。ｗｉｓｈｂｏｎｅ规范支持完整的普通数据传输协议，包括单个读写周期、块传输等。数据总线宽度为８～６４位（宽度仍然可以扩展），地址总线可以达到６４位；最快时一个时钟周期就可进行一次数据传输；支持握手协议，速率可以调整；支持出错重试等。在ｗｉｓｈｂｏｎｅ总线规范中，可使用ｍａｓｔｅｒ／ｓｌａｖｅ结构实现非常灵活的系统设计。ｍａｓｔｅｒ和ｓｌａｖｅ有四种互连方式，分别为：点对点、数据流、共享总线和交叉互连。其中点对点方式是连接一个ｍａｓｔｅｒ和一个ｓｌａｖｅ最简单的方式，使用起来非常方便。图２给出了采用点对点互连方式的ｗｉｓｈｂｏｎｅ主／从接口图。其中ｓｙｓｃｏｎ为产生ｒｓｔ复位和ｃｌｋ时钟信号的模块，ｔａｇｎ为用户自定义信号。
ｗｉｓｈｂｏｎｅ 在ｍａｓｔｅｒ和ｓｌａｖｅ之间使用的握手协议如图３所示。当准备好传输数据时？ｍａｓｔｅｒ使ｓｔｂ ｏ信号有效，ｓｔｂ ｏ状态将一直保持到ｓｌａｖｅ的结束信号ａｃｋ ｏ、ｅｒｒ ｏ 或 ｒｔｙ ｏ？对ｍａｓｔｅｒ而言是ａｃｋ ｉ？ｅｒｒ ｉ和ｒｔｙ ｉ？ 之一声明有效。ｍａｓｔｅｒ在每一个ｃｌｋ ｉ的上升沿对结束信号采样？如果该信号有效？ｓｔｂ ｏ信号变低。此外，ｗｉｓｈｂｏｎｅ接口的两边都能够完全控制数据传送的速率。
３、pci bridge核
开放ｉｐ组织ｏｐｅｎｃｏｒｅｓ提供的ｐｃｉ ｂｒｉｄｇｅ ｃｏｒｅ提供了ｗｉｓｈｂｏｎｅ片上系统总线和ｐｃｉ逻辑总线的接口。ｐｃｉ ｂｒｉｄｇｅ ｃｏｒｅ由两个相对独立的单元组成：一个单元处理由ｐｃｉ总线方启动的数据交易，另一个单元则处理由ｗｉｓｈｂｏｎｅ总线方启动的交易。它是一个ｐｃｉ总线和ｗｉｓｈｂｏｎｅ总线之间真正的桥。
ｐｃｉ 桥核支持３２位ｐｃｉ总线接口，并完全兼容ｐｃｉ２．２协议（支持６６ｍｈｚ规范）；它含有独立的主桥、从桥功能模块和完整的命令／状态寄存器；支持ｗｉｓｈｂｏｎｅ ｓｏｃ互连协议ｂ版本（包括ｂ１和ｂ３）；此外，它可通过ｗｉｓｈｂｏｎｅ接口支持３２位总线操作；并可配置片上ｆｉｆｏ。
３．１ ｐｃｉ ｂｒｉｄｇｅ内部结构
ｐｃｉ桥核由两个相对独立的单元模块组成：ｐｃｉ目标单元和ｗｉｓｈｂｏｎｅ从单元。每个单元自身都有一套完整的功能来支持ｗｉｓｈｂｏｎｅ和ｐｃｉ总线之间的交易。ｗｉｓｈｂｏｎｅ从单元可作为ｐｃｉ桥中ｗｉｓｈ-ｂｏｎｅ侧的从设备和ｐｃｉ侧的主设备启动交易；ｐｃｉ目标单元则可作为ｐｃｉ桥中ｐｃｉ侧的目标设备和ｗｉｓｈｂｏｎｅ侧的主设备启动交易。两个单元互相独立。ｐｃｉ目标单元用于实现ｐｃｉ总线从设备接口和ｗｉｓｈｂｏｎｅ总线的主设备接口；而ｗｉｓｈｂｏｎｅ从单元则用于实现ｗｉｓｈｂｏｎｅ总线从接口和ｐｃｉ总线的主设备接口。
图４是ｐｃｉ桥核的内部结构。
３．２ ｐｃｉ ｂｒｉｄｇｅ的操作
ｐｃｉ桥核有两种应用方式：主、从桥（相对ｐｃｉ总线而言）。作为从桥时，当ｐｃｉ桥连到拥有ｐｃｉ总线的主机系统上电后，主机系统软件将扫描ｐｃｉ总线上连接的ｐｃｉ总线设备（包括ｐｃｉ桥），然后配置ｐｃｉ桥空间寄存器，即由配置软件来完成ｐｃｉ桥的初始化配置过程。之后，ｐｃｉ桥进入正常工作状态。
ｐｃｉ桥核作为主桥时，ｐｃｉ桥完全控制ｐｃｉ总线。ｐｃｉ桥的ｗｉｓｈｂｏｎｅ代理设备完全负责连接到ｐｃｉ总线上的ｐｃｉ设备的初始化配置过程。运行在ｗｉｓｈｂｏｎｅ代理设备上的固件（设备无关软件）在上电后扫描ｐｃｉ总线，以确定有哪些ｐｃｉ设备，并分别有什么配置要求。然后在ｗｉｓｈｂｏｎｅ映象０空间内配置各个ｐｃｉ设备的配置空间。配置完成即可加载各个ｐｃｉ设备的驱动程序。此时ｐｃｉ设备也可以通过ｐｃｉ桥的ｐｃｉ目标单元访问ｗｉｓｈｂｏｎｅ总线。
ｐｃｉ桥的配置空间包括两个部分：一个部分为ｗｉｓｈｂｏｎｅ从单元的配置、状态和控制寄存器；另一个部分为ｐｃｉ目标单元的配置、状态和控制寄存器（包括ｐｃｉ协议要求实现的２５６字节标准配置空间）。ｐｃｉ桥通过相应的地址映像空间（ｐｃｉ映像０和ｗｉｓｈｂｏｎｅ映像０）来实现ｐｃｉ桥两侧代理设备访问ｐｃｉ桥的配置空间。作为从桥时，主机系统的主桥可以使用普通的存储器读写指令来访问ｐｃｉ桥的配置空间，也可以通过配置读写指令来访问ｐｃｉ桥配置空间的低２５６字节。作为主桥时，ｐｃｉ桥本身就可以产生配置周期。如同ｐｃ机ｘ８６系统的主桥配置机制０一样，ｐｃｉ桥的ｗｉｓｈｂｏｎｅ代理主设备可以通过访问ｐｃｉ桥配置空间的ｃｎｆ＿ａｄｄｒ和ｃｎｆ＿ｄａｔａ寄存器来产生配置读写命令，从而实现对其它ｐｃｉ设备的上电初始化过程。
由于ｐｃｉ桥核是一个软核，在ｐｃｉ桥核中有一个参数头文件。可以通过更改ｐｃｉ桥核头文件的参数来改变ｐｃｉ桥的操作方式（如主桥或从桥设置、ｐｃｉ或ｗｉｓｈｂｏｎｅ映像空间的定义等），因而使用非常方便。
４、 使用pci bridge核来访问pci设备
ｐｃｉ桥作为从桥一般用在ｐｃｉ扩展卡上（或称ｐｃｉ周边卡），如数据采集，图像传输等。而作为主桥一般用在ｐｃｉ总线的主控板上（或称ｐｃｉ系统卡），但需要初始化ｐｃｉ总线上的功能设备，并控制ｐｃｉ总线的操作。
为了调试主／从桥的应用，笔者设计了三块电路板来协调控制ｐｃｉ总线的操作。一块为ｆｐｇａ板（ｘｉｌｉｎｘ公司的ｓｐａｒｔａｎ ｉｉ芯片，设计有ｐｃｉ接口），一块为微控制器板（５１单片机），一块为普通ｐｃｉ扩展卡。
作为从桥时，只需要ｆｐｇａ板就可以完成整个实验过程。即用ｖｅｒｉｌｏｇ语言实现一个ｗｉｓｈｂｏｎｅ从接口，并连接到ｆｐｇａ内部的ｂｌｏｃｋｒａｍ上（可由ｉｓｅ的ｃｏｒｅ ｇｅｎｅｒａｔｏｒ产生），然后选择ｐｃｉ ｂｒｉｄｇｅ核的应用方式为ｇｕｅｓｔ（从桥方式），并连同自己的程序一起编译下载到ｆｐｇａ的配置芯片上。这样，把ｆｐ-ｇａ板插入ｐｃ机的ｐｃｉ插槽，就可在ｐｃ机上开发驱动程序来访问ｆｐｇａ板上的资源（如ｒａｍ等）。如果要进行数据采集，可以把ｗｉｓｈｂｏｎｅ从接口连接到数据采集模块上。从桥实现的功能模块图如图５所示。
作为主桥时（选择ｐｃｉ ｂｒｉｄｇｅ核的应用方式为ｈｏｓｔ），由于ｆｐｇａ板上没有微控制器，所以需要把ｆｐｇａ板上的ｉ／ｏ口与５１单片机电路板上的ｉ／ｏ扩展口连接起来一起形成ｐｃｉ主控板。ｆｐｇａ板和普通ｐｃｉ扩展板都插到独立的ｐｃｉ底板的ｐｃｉ插槽上，然后在ｆｐｇａ板上和单片机板上进行编程以实现对普通ｐｃｉ扩展板的初始化配置和正常读写操作。其电路功能模块框图如图６所示。
由于单片机的接口是８位，读写时序也和ｐｃｉ桥中的ｗｉｓｈｂｏｎｅ时序不同，所以需要在ｐｃｉ桥和单片机扩展ｉ／ｏ口之间用软件实现一个ｗｉｓｈｂｏｎｅ主接口。该ｗｉｓｈｂｏｎｅ主接口的工作过程为：单片机发出读操作时，先传送４次８位地址数据到ｆｐｇａ中，再将由ｗｉｓｈｂｏｎｅ主接口组成的３２位地址存储在一个３２位地址寄存器中，随后单片机发出读命令，以启动ｗｉｓｈｂｏｎｅ主接口进行ｗｉｓｈｂｏｎｅ总线的读时序，当ｗｉｓｈｂｏｎｅ主接口把从ｐｃｉ总线上读来的３２位数据存放在一个３２位读数据寄存器中后，单片机将分４次读出３２位数据；单片机进行写操作如同读一样，依次传送３２位地址和３２位数据，最后发送写命令启动ｗｉｓｈｂｏｎｅ主接口以进行ｗｉｓｈｂｏｎｅ总线的写时序。ｗｉｓｈｂｏｎｅ的读写时序可由ｖｅｒｉｌｏｇ语言描述的同步状态机实现。
在５１单片机上用ｃ语言编程实现主控板固件的完整软件过程为：上电后，固件先按顺序依次扫描ｐｃｉ总线上存在的ｐｃｉ设备，扫描的目的之一是为总线和设备编号。当扫描结束后，设备类型、拓扑位置等信息以设备为单位被存放在一个数据结构中，并按实际扫描的顺序组成一个链表。同时，设备的配置要求也依次存放在这个数据链表中。固件得到系统的设备拓扑图后，分别按照设备的配置要求一一进行配置，也就是分配地址资源给设备的基地址寄存器。配置完成后，各个ｐｃｉ设备即可进入正常工作状态。
蓝牙定位都听说过，那么蓝牙定位信标都知道吗
中国移动表示建设5G同时4G服务不降
C语言入门教程-命令行参数
一张图解释自动化仪表家族的“亲属”关系
光电式液位传感器的常见问题解答
Wishbone片上总线技术的特点及如何提高PCI系统的负载能力
Redis键的生存时间、生存策略和毁灭策略
澳大利亚构建虚拟发电厂提供电量
DCDC电源纹波的正确测试方法
谷歌重组人工智能团队
电视机的谐波电流和抑制技术
关于手机放大器在安装过程中的一些注意事项
【每日资料精选】精华问答集锦+珍藏开源资料分享（原理图+PCB+源码+文档）
可调LNB工作电源符合DiSEqC要求
探讨5G智慧园区的发展现状与未来趋势
中芯国际采用Cadence DFM解决方案用于65和45纳米
邻居自杀检测器被发明 可实时监测有害物质
预计今年沧州明珠全年净利润增长2.82亿-3.49亿
小米9或是小米旗下首款后置三摄旗舰
直接采样DAC的理论与应用