怎样通过CPLD技术设计CCD相机图像信号模拟器
1 引言
多年来ccd 器件以体积小、重量轻、功耗小、工作电压低和抗烧毁等优点以及在分辨率、动态范围、灵敏度、实时传输、自扫描等特性，广泛地应用于摄像器材、气象、航天航空、军事、医疗以及工业检测等众多领域。
在对某多通道高速ccd相机输出图像信号的采集系统设计过程当中，我们需要对此系统在正式使用之前进行调试，来测试它能否正常工作。本文利用cpld和lvds严格对ccd相机的输出接口进行了模拟，并且以lvds方式输出图像信号。
2 相机系统输出接口信号及camera link 接口
此ccd 相机最终的输出信号符合camera link 接口标准，每个通道输出3072个像元后，接着输出1024个零电平像元，数据采用lvds差分输出，每通道的输出信号包括：控制信号：像元时钟dclk，行同步信号lval和外触发信号dtrg；数字图像信号（8位并行输出）data。各信号波形大致如图1 所示：
图1
· dclk像元时钟频率为31mhz，由62mhz晶振产生后二分频得到。以lvds信号输出。
·&nb
sp; 行同步信号lval在输出3072个像元和1024个零电平像元时，lval为低电平，在两个有效行中间会跳变几个无效的像素点，跳变无效像素点时，lval为高电平。跳过的像素点的数目未定，初步设为固定4个像素。以lvds信号输出。
· 外触发信号dtrg是用来触发采集卡的工作，它与lval信号下降沿对齐，高电平宽度为像元时钟一个周期的宽度。
为提高传输效率以及降低传输成本，ccd相机将以上图像信号按camera link 标准转换成低电平差分信号（lvds）输出。系统采用与ccd 相机相匹配的national semiconductor芯片组ds90c031w/ml 来完成ttl电平信号和ldvs信号之间的转换，转换接口芯片如图2 所示，一个接口转换芯片可以将4个信号转换成4对符合tia/eia-644 标准的lvds 数据流。另外还有两个使能端，在工作时，en接低电平， 接高电平。此芯片的最大传输速度可达77.7mhz，供电电压为+5v，符合系统需要。最后输出信号接到图像采集系统的输入端。在本文的设计当中，只用到驱动芯片，接收芯片放在图像采集系统电路中。
3硬件结构
本设计的硬件电路主要由三部分组成，结构框图如图3所示。包括晶振电路、
cpld、输出接口（9片ds90c031）。整个电路的核心部分是cpld，采用altera公司的max7000s系列中的epm7128slc84-15芯片。它除了产生控制信号外，还要模拟一个灰度图象的数据源。62mhz晶振用来产生cpld工作所需要的时钟。dsc90c031用来把cpld产生的图像信号和控制信号（ttl信号）转化成lvds信号，并输出。其中每两片能产生一个通道的8位的图像输出信号，共有4个通道，第9片用来转换控制信号并输出。
在电路设计过程中，为了提高系统的可靠性，要注意以下问题：1、cpld器件的每个供电电压管脚都要外接0.1μ电容来进行滤波。cpld输出信号也要进行滤波之后再接到dsc90c031。2、在输出端，要使用终端电阻实现对差分传输线的最大匹配，阻值一般在90——130ώ之间，系统也需要此终端电阻来产生正常工作的差分电压。必要时也可使用2个阻值各为50ώ的电阻，并在中间通过一个电容接地，以滤去共模噪声。
4 cpld程序设计
因为考虑到设计后期还要在cpld前端加单片机对图像信号的变化进行各种控制，所以要用到大约50个i/o口的操作，所以选用了altera公司的max7000s系列中的epm7128slc84-15芯片，该芯片共有84个引脚，内部集成了6000门，其中典型可用门为2500个，有128个逻辑单元，60个可用i/o口，可单独配置为输入、输出及双向工作方式，2个全局时钟及一个全局使能端和一个全局清除端。它支持多电压工作，其传输延时为7.5ns，最高工作频率高达125mhz。我们采用altera公司的第三代开发软件max plus ii进行仿真、综合和下载。
整个程序分三个模块：u1，u2，u3，其中u1是分频模块，用4输出计数器对输入的62m主时钟（mclk）进行2分频，u2是图像数据产生模块，用8位的计数器来产生灰度图象数据。u3模块是利用13位的计数器来产生控制信号，严格按照要求的时序关系，分别产生像元时钟（dclk）、行同步信号（lval）、外触发信号（dtrg）。部分源程序如下：
begin
u1:fenpin port map(mclk,clr0,set,clk); //引用分频模块
u2:count8 port map(clk,clr1,set,countout8);//引用8位计数器
u3:count13 port map (clk,clr2,set,countout13);//引用13位计数器
set<='1';
clr1<='0';
dclk=4096 and countout13<=4099)then
lval<='1';
data<=countout8;
else
lval<='0';
end if;
if(countout13=4099)then
dtrg<='1';
clr2<='1';
else
dtrg<='0';
clr2=0 and countout13<=3071)then
data=3072 and countout13<=4095)then
data<=0;//输出零像元
end if;
end if;
end process;
end rtl;
时序仿真图如下图所示：
5总结
编译仿真通过后，在顶层用原理图进行综合实现，然后烧入芯片进行实验，并根据实际运行情况，对设计进行改进。如根据实际器件的延时特性，在设计中某些地方插入适当的延迟单元以保证各时延一致。
根据本文介绍的设计方案，采用cpld技术设计的多路ccd图像信号模拟器结构简单，实现方便，易于修改。在图像采集卡的测试过程中，发挥了重要作用。
Vivado中使用debug工具步骤与调试技巧
5招教你如何发现隐藏的摄像头
高通的“万物互联”观 究竟是怎么构想的
迎战柔性风口 华科创智2019年董事会、股东会胜利召开
魅族MX7和魅族Pro7或将是全面屏手机，如果真的是这样，那就秒杀小米华为啦！
怎样通过CPLD技术设计CCD相机图像信号模拟器
小米6最新消息:雷军发微博吃火锅排队三小时,遭网友吐槽:雷总,我买小米6可是排了几个月,说好的现货呢
为什么流水线ADC是超高速转换应用的绝佳选择
上上签电子签约迎来7周年，网络效应催生超千万客户网络
基于STM32设计的物联网环境监测系统(华为云IOT)
印度公司正在试验区块链技术作为记录保存的手段
如何通过网络计算节省CPU周期 浅谈BlueField DPU的意义
笔记本如何超频、性能迸发！混合功率升压或是最优解
Camtek上季度营业收入7380万美元，毛利率47.4%
滤波器分类及其特点 滤波器电路的作用
小米6拍照性能如何？索尼大法和三星大法加持双摄手机
快手成2019央视春晚内容分发平台，发挥短视频+直播的优势传播正能量
热电阻测温电路框图和原理图
航智2022年终总结暨2023年目标大会圆满举行
开局2024：碳酸锂库存重回7万吨“背后” 节后反弹，希望几何？
多年来ccd 器件以体积小、重量轻、功耗小、工作电压低和抗烧毁等优点以及在分辨率、动态范围、灵敏度、实时传输、自扫描等特性，广泛地应用于摄像器材、气象、航天航空、军事、医疗以及工业检测等众多领域。
在对某多通道高速ccd相机输出图像信号的采集系统设计过程当中，我们需要对此系统在正式使用之前进行调试，来测试它能否正常工作。本文利用cpld和lvds严格对ccd相机的输出接口进行了模拟，并且以lvds方式输出图像信号。
2 相机系统输出接口信号及camera link 接口
此ccd 相机最终的输出信号符合camera link 接口标准，每个通道输出3072个像元后，接着输出1024个零电平像元，数据采用lvds差分输出，每通道的输出信号包括：控制信号：像元时钟dclk，行同步信号lval和外触发信号dtrg；数字图像信号（8位并行输出）data。各信号波形大致如图1 所示：
图1
· dclk像元时钟频率为31mhz，由62mhz晶振产生后二分频得到。以lvds信号输出。
·&nb
sp; 行同步信号lval在输出3072个像元和1024个零电平像元时，lval为低电平，在两个有效行中间会跳变几个无效的像素点，跳变无效像素点时，lval为高电平。跳过的像素点的数目未定，初步设为固定4个像素。以lvds信号输出。
· 外触发信号dtrg是用来触发采集卡的工作，它与lval信号下降沿对齐，高电平宽度为像元时钟一个周期的宽度。
为提高传输效率以及降低传输成本，ccd相机将以上图像信号按camera link 标准转换成低电平差分信号（lvds）输出。系统采用与ccd 相机相匹配的national semiconductor芯片组ds90c031w/ml 来完成ttl电平信号和ldvs信号之间的转换，转换接口芯片如图2 所示，一个接口转换芯片可以将4个信号转换成4对符合tia/eia-644 标准的lvds 数据流。另外还有两个使能端，在工作时，en接低电平， 接高电平。此芯片的最大传输速度可达77.7mhz，供电电压为+5v，符合系统需要。最后输出信号接到图像采集系统的输入端。在本文的设计当中，只用到驱动芯片，接收芯片放在图像采集系统电路中。
3硬件结构
本设计的硬件电路主要由三部分组成，结构框图如图3所示。包括晶振电路、
cpld、输出接口（9片ds90c031）。整个电路的核心部分是cpld，采用altera公司的max7000s系列中的epm7128slc84-15芯片。它除了产生控制信号外，还要模拟一个灰度图象的数据源。62mhz晶振用来产生cpld工作所需要的时钟。dsc90c031用来把cpld产生的图像信号和控制信号（ttl信号）转化成lvds信号，并输出。其中每两片能产生一个通道的8位的图像输出信号，共有4个通道，第9片用来转换控制信号并输出。
在电路设计过程中，为了提高系统的可靠性，要注意以下问题：1、cpld器件的每个供电电压管脚都要外接0.1μ电容来进行滤波。cpld输出信号也要进行滤波之后再接到dsc90c031。2、在输出端，要使用终端电阻实现对差分传输线的最大匹配，阻值一般在90——130ώ之间，系统也需要此终端电阻来产生正常工作的差分电压。必要时也可使用2个阻值各为50ώ的电阻，并在中间通过一个电容接地，以滤去共模噪声。
4 cpld程序设计
因为考虑到设计后期还要在cpld前端加单片机对图像信号的变化进行各种控制，所以要用到大约50个i/o口的操作，所以选用了altera公司的max7000s系列中的epm7128slc84-15芯片，该芯片共有84个引脚，内部集成了6000门，其中典型可用门为2500个，有128个逻辑单元，60个可用i/o口，可单独配置为输入、输出及双向工作方式，2个全局时钟及一个全局使能端和一个全局清除端。它支持多电压工作，其传输延时为7.5ns，最高工作频率高达125mhz。我们采用altera公司的第三代开发软件max plus ii进行仿真、综合和下载。
整个程序分三个模块：u1，u2，u3，其中u1是分频模块，用4输出计数器对输入的62m主时钟（mclk）进行2分频，u2是图像数据产生模块，用8位的计数器来产生灰度图象数据。u3模块是利用13位的计数器来产生控制信号，严格按照要求的时序关系，分别产生像元时钟（dclk）、行同步信号（lval）、外触发信号（dtrg）。部分源程序如下：
begin
u1:fenpin port map(mclk,clr0,set,clk); //引用分频模块
u2:count8 port map(clk,clr1,set,countout8);//引用8位计数器
u3:count13 port map (clk,clr2,set,countout13);//引用13位计数器
set<='1';
clr1<='0';
dclk=4096 and countout13<=4099)then
lval<='1';
data<=countout8;
else
lval<='0';
end if;
if(countout13=4099)then
dtrg<='1';
clr2<='1';
else
dtrg<='0';
clr2=0 and countout13<=3071)then
data=3072 and countout13<=4095)then
data<=0;//输出零像元
end if;
end if;
end process;
end rtl;
时序仿真图如下图所示：
5总结
编译仿真通过后，在顶层用原理图进行综合实现，然后烧入芯片进行实验，并根据实际运行情况，对设计进行改进。如根据实际器件的延时特性，在设计中某些地方插入适当的延迟单元以保证各时延一致。
根据本文介绍的设计方案，采用cpld技术设计的多路ccd图像信号模拟器结构简单，实现方便，易于修改。在图像采集卡的测试过程中，发挥了重要作用。
Vivado中使用debug工具步骤与调试技巧
5招教你如何发现隐藏的摄像头
高通的“万物互联”观 究竟是怎么构想的
迎战柔性风口 华科创智2019年董事会、股东会胜利召开
魅族MX7和魅族Pro7或将是全面屏手机，如果真的是这样，那就秒杀小米华为啦！
怎样通过CPLD技术设计CCD相机图像信号模拟器
小米6最新消息:雷军发微博吃火锅排队三小时,遭网友吐槽:雷总,我买小米6可是排了几个月,说好的现货呢
为什么流水线ADC是超高速转换应用的绝佳选择
上上签电子签约迎来7周年，网络效应催生超千万客户网络
基于STM32设计的物联网环境监测系统(华为云IOT)
印度公司正在试验区块链技术作为记录保存的手段
如何通过网络计算节省CPU周期 浅谈BlueField DPU的意义
笔记本如何超频、性能迸发！混合功率升压或是最优解
Camtek上季度营业收入7380万美元，毛利率47.4%
滤波器分类及其特点 滤波器电路的作用
小米6拍照性能如何？索尼大法和三星大法加持双摄手机
快手成2019央视春晚内容分发平台，发挥短视频+直播的优势传播正能量
热电阻测温电路框图和原理图
航智2022年终总结暨2023年目标大会圆满举行
开局2024：碳酸锂库存重回7万吨“背后” 节后反弹，希望几何？