三安集成新型肖特基二极管专利
三安集成的该项专利提供一种新型结构，可以将击穿点引入到有源区中心区域，增加了雪崩状态下的散热面积，从而提高了雪崩耐量，此外还提供了相应的制作方法。
集微网消息，由于特斯拉的引导效应，碳化硅作为功率器件在地球上的普及可能被提速了一倍，碳化硅（sic）属于第三代半导体材料，也是目前发展最成熟的宽禁带半导体材料。这不仅对电车产业，也对其它行业的节能产生了巨大而积极的推动作用，其中就包括碳化硅结势垒肖特基二极管。
肖特基二极管是以其发明人肖特基博士命名的，sbd是肖特基势垒二极管的简称。sbd不是利用p型半导体与n型半导体接触形成pn结原理制作的，而是利用金属与半导体接触形成的金属－半导体结原理制作的。因此，sbd也称为金属－半导体二极管或表面势垒二极管，它是一种热载流子二极管。
此时我们要提及到关于二极管的一个专业名词：雪崩耐量，何为雪崩耐量？半导体的接合部施加较大的反向衰减偏压时，电场衰减电流的流动会引起雪崩衰减，此时元件可吸收的能量称为雪崩耐量，表示施加电压时的抗击穿性。对于那些在元件两端产生较大尖峰电压的应用场合，就要考虑器件的雪崩能量。
而雪崩耐量通常与另一个词一起出现，即：雪崩损坏，电压尖峰所集中的能量主要由电感和电流所决定，因此对于反激的应用场合，电路关断时会产生较大的电压尖峰。通常的情况下，功率器件都会降额，从而留有足够的电压余量，但是一些电源在输出短路时，初级中会产生较大的电流，加上初级电感，器件就会有雪崩损坏的可能。
为了提高肖特基二极管的雪崩耐量，以避免元器件的雪崩损坏，三安集成电路在18年10月29日申请了一项名为“新型碳化硅结势垒肖特基二极管及其制作方法”的发明专利（申请号：201811267285.x），申请人为厦门市三安集成电路有限公司。
根据目前该专利公开的资料，让我们一起来看看这项肖特基二极管专利吧。
如上图为新型碳化硅结势垒肖特基二极管的分层结构图，该结构中包括层叠设置的第一导电类型碳化硅衬底10和第一导电类型碳化硅外延层11。第一导电类型碳化硅外延层的上表面由中心向外依次设置有有源区31、保护环32和第二导电类型终端场限环13，有源区包括间隔设置的多个第二导电类型结势垒区12。
沿着保护环向有源区的中心的方向，相邻第二导电类型结势垒区的间距逐渐增大，且第二导电类型结势垒区的宽度逐渐减小。有源区包括n个第二导电类型结势垒区，靠近保护环的第一个结势垒区的宽度w1为1-15um；保护环32与第一个结势垒区的间距s1为0.5-8um；第n个第二导电类型结势垒区的宽度wn为0 .5-4um，第n-1个第二导电类型结势垒区与第n个第二导电类型结势垒区的间距sn为5-10um。
这样的结构，主要是因为结势垒区之间的间隔逐渐增大后，当施加的反向偏压不断增加，有源区靠近中心处结势垒区之间的间距较大，肖特基结的电场强度较大，由于肖特基效应，导致该区域的肖特基势垒高度降低，成为击穿薄弱点，因此将击穿点引入到有源区中心区域，增加了雪崩状态下的散热面积，从而提高了雪崩耐量！
如上图所示，每一个第二导电类型结势垒12区包括一个子结势垒区，并且第二导电类型结势垒区为长条形，沿着保护环的两侧向有源区31的中心的方向，相邻第二导电类型结势垒区的间距逐渐增大，且第二导电类型结势垒区的宽度逐渐减小。
下面我们再来聊聊这种新型碳化硅结势垒肖特基二极管的制作方法，如下图所示。
首先，准备碳化硅衬底10，其电阻率为0.001-0.05ω·cm，厚度200-380um。在碳化硅衬底上，生长第一导电类型的碳化硅外延层11，在碳化硅外延层上表面，通过淀积sio2、光刻、选择性离子注入形成间隔设置的多个第二导电类型结势垒区12和深结15，深结位于第二导电类型结势垒区外，并且深结和第二导电类型结势垒区的深度相同。
多个第二导电类型结势垒区沿着由外向内的方向，相邻第二导电类型结势垒区的间距逐渐增大，且第二导电类型结势垒区12的宽度逐渐减小。在碳化硅外延层上表面，通过光刻、选择性离子注入形成深度相同的第二导电类型终端场限环13和浅结14。
接着，通过物理研磨，将碳化硅衬底的背面减薄至200-220um，在碳化硅衬底的背面通过电子束蒸发淀积金属ni，并在900℃下退火形成欧姆接触21，在碳化硅外延层上表面，通过电子束蒸发或溅镀，淀积金属ti，并在500℃下退火形成肖特基金属17。
最后，在肖特基金属的上表面，通过电子束蒸发淀积金属al，形成阳极18，在碳化硅外延层上表面及阳极金属的上表面，通过pecvd，淀积形成sio2/si3n4层，通过光刻、形成钝化层19，在钝化层的上表面，通过淀积、光刻形成保护层20，在欧姆接触21的下表面，通过淀积，形成tiniag阴极金属22。
以上就是三安集成电路的新型碳化硅结势垒肖特基二极管发明专利，二极管是电子产品的主要部件之一，优质的二极管是保证电子产品稳定性的源头，而三安集成电路这项专利正好填补了这方面的空缺，从而使得电子产品的质量大大提高！
GaussDB数据库事务介绍
再刷世界纪录！“九章三号”国产光量子计算原型机研制成功，速度提升一百万倍！
使用TSW14J57指南进行AFE77xx EVM评估
2016 Imagination大学计划-MIPSfpga Workshop邀请函（台湾科技大学）
卫星产业发展的新方向会是和人工智能结合吗
三安集成新型肖特基二极管专利
《5G助力智能电网应用白皮书》，将智能电网公众化
花生壳盒子评测 内外网穿透再不花高成本技术小白也可用
航空航天和国防领域领先的系统和设备供应商Safran
iphone8什么时候上市?iphone8最新消息:iphone 8开始量产如期发布,四大新功能技术加持,黑科技满满!
国家LED节能补贴“催生”市场尴尬
激光切割机原理 激光切割机主要参数
恒温平滑肌槽的产品特点及功能的介绍
2020年我国网络视频用户规模达8.50亿，基础市场利好行业发展
跌落式熔断器熔丝计算_跌落式熔断器电气符号
RFTOP推出全新250V毫米波系列隔直器
钒电池的技术优势有哪些？
鼎信通讯选择Accent器件制造完美的电力线通信解决方案
程序员到底是做什么的
STM32CubeMx配置定时器的编码器模式
集微网消息，由于特斯拉的引导效应，碳化硅作为功率器件在地球上的普及可能被提速了一倍，碳化硅（sic）属于第三代半导体材料，也是目前发展最成熟的宽禁带半导体材料。这不仅对电车产业，也对其它行业的节能产生了巨大而积极的推动作用，其中就包括碳化硅结势垒肖特基二极管。
肖特基二极管是以其发明人肖特基博士命名的，sbd是肖特基势垒二极管的简称。sbd不是利用p型半导体与n型半导体接触形成pn结原理制作的，而是利用金属与半导体接触形成的金属－半导体结原理制作的。因此，sbd也称为金属－半导体二极管或表面势垒二极管，它是一种热载流子二极管。
此时我们要提及到关于二极管的一个专业名词：雪崩耐量，何为雪崩耐量？半导体的接合部施加较大的反向衰减偏压时，电场衰减电流的流动会引起雪崩衰减，此时元件可吸收的能量称为雪崩耐量，表示施加电压时的抗击穿性。对于那些在元件两端产生较大尖峰电压的应用场合，就要考虑器件的雪崩能量。
而雪崩耐量通常与另一个词一起出现，即：雪崩损坏，电压尖峰所集中的能量主要由电感和电流所决定，因此对于反激的应用场合，电路关断时会产生较大的电压尖峰。通常的情况下，功率器件都会降额，从而留有足够的电压余量，但是一些电源在输出短路时，初级中会产生较大的电流，加上初级电感，器件就会有雪崩损坏的可能。
为了提高肖特基二极管的雪崩耐量，以避免元器件的雪崩损坏，三安集成电路在18年10月29日申请了一项名为“新型碳化硅结势垒肖特基二极管及其制作方法”的发明专利（申请号：201811267285.x），申请人为厦门市三安集成电路有限公司。
根据目前该专利公开的资料，让我们一起来看看这项肖特基二极管专利吧。
如上图为新型碳化硅结势垒肖特基二极管的分层结构图，该结构中包括层叠设置的第一导电类型碳化硅衬底10和第一导电类型碳化硅外延层11。第一导电类型碳化硅外延层的上表面由中心向外依次设置有有源区31、保护环32和第二导电类型终端场限环13，有源区包括间隔设置的多个第二导电类型结势垒区12。
沿着保护环向有源区的中心的方向，相邻第二导电类型结势垒区的间距逐渐增大，且第二导电类型结势垒区的宽度逐渐减小。有源区包括n个第二导电类型结势垒区，靠近保护环的第一个结势垒区的宽度w1为1-15um；保护环32与第一个结势垒区的间距s1为0.5-8um；第n个第二导电类型结势垒区的宽度wn为0 .5-4um，第n-1个第二导电类型结势垒区与第n个第二导电类型结势垒区的间距sn为5-10um。
这样的结构，主要是因为结势垒区之间的间隔逐渐增大后，当施加的反向偏压不断增加，有源区靠近中心处结势垒区之间的间距较大，肖特基结的电场强度较大，由于肖特基效应，导致该区域的肖特基势垒高度降低，成为击穿薄弱点，因此将击穿点引入到有源区中心区域，增加了雪崩状态下的散热面积，从而提高了雪崩耐量！
如上图所示，每一个第二导电类型结势垒12区包括一个子结势垒区，并且第二导电类型结势垒区为长条形，沿着保护环的两侧向有源区31的中心的方向，相邻第二导电类型结势垒区的间距逐渐增大，且第二导电类型结势垒区的宽度逐渐减小。
下面我们再来聊聊这种新型碳化硅结势垒肖特基二极管的制作方法，如下图所示。
首先，准备碳化硅衬底10，其电阻率为0.001-0.05ω·cm，厚度200-380um。在碳化硅衬底上，生长第一导电类型的碳化硅外延层11，在碳化硅外延层上表面，通过淀积sio2、光刻、选择性离子注入形成间隔设置的多个第二导电类型结势垒区12和深结15，深结位于第二导电类型结势垒区外，并且深结和第二导电类型结势垒区的深度相同。
多个第二导电类型结势垒区沿着由外向内的方向，相邻第二导电类型结势垒区的间距逐渐增大，且第二导电类型结势垒区12的宽度逐渐减小。在碳化硅外延层上表面，通过光刻、选择性离子注入形成深度相同的第二导电类型终端场限环13和浅结14。
接着，通过物理研磨，将碳化硅衬底的背面减薄至200-220um，在碳化硅衬底的背面通过电子束蒸发淀积金属ni，并在900℃下退火形成欧姆接触21，在碳化硅外延层上表面，通过电子束蒸发或溅镀，淀积金属ti，并在500℃下退火形成肖特基金属17。
最后，在肖特基金属的上表面，通过电子束蒸发淀积金属al，形成阳极18，在碳化硅外延层上表面及阳极金属的上表面，通过pecvd，淀积形成sio2/si3n4层，通过光刻、形成钝化层19，在钝化层的上表面，通过淀积、光刻形成保护层20，在欧姆接触21的下表面，通过淀积，形成tiniag阴极金属22。
以上就是三安集成电路的新型碳化硅结势垒肖特基二极管发明专利，二极管是电子产品的主要部件之一，优质的二极管是保证电子产品稳定性的源头，而三安集成电路这项专利正好填补了这方面的空缺，从而使得电子产品的质量大大提高！
GaussDB数据库事务介绍
再刷世界纪录！“九章三号”国产光量子计算原型机研制成功，速度提升一百万倍！
使用TSW14J57指南进行AFE77xx EVM评估
2016 Imagination大学计划-MIPSfpga Workshop邀请函（台湾科技大学）
卫星产业发展的新方向会是和人工智能结合吗
三安集成新型肖特基二极管专利
《5G助力智能电网应用白皮书》，将智能电网公众化
花生壳盒子评测 内外网穿透再不花高成本技术小白也可用
航空航天和国防领域领先的系统和设备供应商Safran
iphone8什么时候上市?iphone8最新消息:iphone 8开始量产如期发布,四大新功能技术加持,黑科技满满!
国家LED节能补贴“催生”市场尴尬
激光切割机原理 激光切割机主要参数
恒温平滑肌槽的产品特点及功能的介绍
2020年我国网络视频用户规模达8.50亿，基础市场利好行业发展
跌落式熔断器熔丝计算_跌落式熔断器电气符号
RFTOP推出全新250V毫米波系列隔直器
钒电池的技术优势有哪些？
鼎信通讯选择Accent器件制造完美的电力线通信解决方案
程序员到底是做什么的
STM32CubeMx配置定时器的编码器模式