USB3.0中8b/10b编解码器的设计
引言
8 b/10 b是目前许多高速串行总线采用的编码机制，如usb 3.0，1394b，serial ata，pci express，infini-band，fiber channel，rapidio等总线或网络。8 b/10 b编码方式最初由ibm公司于1983年发明并应用于escon(200m互连系统)，发表al widmet和peter franaszek ibm刊物的“研究与开发”。8 b/10 b编解码之所以能得到广泛的运用，主要有以下优点：采用嵌入式时钟，可保持dc平衡;能够更加有效地检测错误;隔离数据码元和控制码元。
为了在usb 3.0中实现数据的8 b/10 b编解码，采用了查找表法和组合逻辑相结合的方法，把8b/10b编解码分解成5 b/6 b编解码和3 b/4 b编解码，用verilog hdl语言实现了算法的描述，并通过了modelsim仿真，然后在fpga上实现了具体的硬件电路。采用500 mhz的时钟信号，经过测验满足了usb 3.0的传输速率5 gb/s。该创新方法使用了少量逻辑，实现了8 b/10 b编解码器，并且满足usb 3.0高速数据传输的要求。
1 usb 3.0中的8 b/10 b编解码原理
在usb 3.0分层结构中，发送端先对数据或者控制字(k)加扰，然后把加扰后的8 b数据编码成10b发送出去;接收端先把接收到的10b数据进行解码得到8 b数据，然后再解扰得到原始数据。
8 b/10 b编码包含对256个数据字符和12个控制字符的编码。数据字符和控制字符分别用dx，y和kx，y表示，其中x表示与8 b的低5位(edcba)对应的十进制数值;y表示与8 b的高3位(hgf)对应的十进制数值。发送端在编码时，根据编码表将低5位变成6位，高3位变成4位。编码完成后，将10 b的并行字符转换成串行发送出去。接收端在解码时先进行串并转换得到10 b字符，再将该字符分解成6 b和4 b，根据相应编码表看是否有效，最后完成解码。编解码转换流程如图1所示。
不平衡度disp(disparity)表示编码后1个码字中“1”数目与“0”的数目差。“1”用+1表示，“0”用-1表示，码字中的所有“+1”与“-1”之和就是disp。8 b/10 b编码的disp取3种状态：“+2”(6个1与4个0)，“0”(5个0与5个1)，“-2”(6个0与4个1)。而运行不一致rd(running disparity)是一个二进制参数，只有正、负2种状态，用于编码模式控制。在8 b/10 b编码表中，10 b字符分为2种码表(rd-和rd+)。编码过程中，通过对rd值正负的判断来选择对应码表，如果当前rd为负(rd-)，编码器会在rd-编码表中选择对应值输出，并且检测对应输出的10 b值的disp，如果disp=0，则rd不变保持rd-，否则rd值变为rd+;如果当前rd为正(rd+)，则在rd+编码表中选择对应值输出，并且检测输出值对应的disp，如果disp=0，则rd不变保持rd+，否则rd变为负rd-。总之，在disp为正或者负时，rd发生交替变换，这种方法是为了使0和1分布更均匀，减小差分信号的直流分量。
2 8 b/10 b编码器的设计
8b/10b编码器是把8 b数据输入拆成低5位和高3位分别进行5 b/6 b和3 b/4 b编码，根据编码表执行编码。因为其中有些特殊的3b/4 b编码，所以需要一个特殊3 b/4 b编码模块。编码后数据通过rd控制模块选择输出，并且把此时的rd状态反馈给下一轮编码。对于8 b控制输入，由于k控制编码只有12种有效，所以需要一个对无效k码的识别模块。因此，编码器分为5个模块：5 b/6 b编码、3 b/4 b编码、特殊3 b/4 b编码、无效k码检测、rd_controller，前4个部分在rd_controller的控制下进行并行编码，如图2所示。图中，kin为8 b控制输入，data_in为8 b数据输入。由于usb 3.0传输速度为5 gb/s，编码器clk为500mhz。
5 b/6 b编码模块、3 b/4 b编码模块对输入的8 b数据输入分为低5位和高3位进行并行编码，输出6 b和4 b数据构成10 b编码，而输出disp_6b，disp_4b是6 b和4 b数据的不平衡度。
由于在8 b/10 b转换表中，8 b数据输入高3位为“111”、低五位分别为“01011”，“01101”，“01110”，“10001”，“10010”，“10100”时，输出的4 b是特殊情况，特殊3 b/4 b编码模块就是完成对这几种特殊情况输出，输出sp_4b_rdn和sp_4b_rdp是特殊编码的不平衡度。
当8 b输入是控制k码时，控制码只有12种是有效的，无效k码检测模块就是检测输入的控制码是否有效，如果无效输出invalid_k=1，如果有效则输出invalid_k=0。
rd控制模块除了将编码后数据选择输出，主要是根据disp_6b，disp_4b，sp_4b_rdn和sp_4b_rdp来跟新当前rd值，并反馈到下一轮编码的rd输入，保持差分信号传输的直流平衡。
3 8 b/10 b解码器的设计
8b/10b解码器接收到的数据是10 b，根据8 b10 b解码原理，把10 b数据分开为低6 b和高4 b，然后分别对低6位和高4位进行解码，划分为2个模块6 b/5 b解码、4b/3b解码。这些10位的数据分为特殊k字符和有效数据字符，特殊k字符是控制字符。解码器结构如图3所示，分为4个模块：6 b/5 b解码，4 b/3 b解码，无效码检测、不平衡度检测。
6b/5b解码和4b/3b解码模块根据编码表，选择输入10 b数据对应输出5 b或3 b。当高4位为“1001”，“0110”，“1010”，“0101”时，数据字符和控制字符其对应的输出是不同的;并且高4位为“0001”，“1110”时也是特殊情况。输入10 b数据中有1 024个数据，有440个有效数据字符，24个控制字符，还有560个错码。当输入为错码时，无效码检测模块会检测出错，输出1个errdetect。不平衡度检测模块主要是根据前面模块输出的disp和当前的disp(current-disp)，判断解码是否发生错误。当disp_4 b=0时，disp_6 b!=0，则current_disp应该等于disp_6 b，如果不等则发生错误。即要保持不平衡度在“+2，0，-2”三个值中变化，超出则发生编码错误。
4 仿真分析
本文完成了8 b/10 b编解码器的rtl设计，并在modelsim上进行功能仿真。
图6是编解码联调的仿真波形，可以看出输入的数据经过编码器编码成10 b的数据，然后在经过解码器所还原的数据跟之前输入的数据一样，说明编解码功能正确，并且最高的工作频率能够达到500 mhz，满足usb 3.0的数据传输速度。
5 结语
本文采用的分块编解码方法，使用了少量的逻辑完成了8 b/10 b编解码器设计。该编解码器在usb 3.0数据传输中能够得到很好的运用，满足了usb 3.0高速数据传输的要求。
为什么需要动态分配内存？
详细解析MOSFET结构及其工作原理
安全地毯在冲压生产线中的应用
京东与五星电器合作开店，全面满足“金九银十”多样化需求
国内首款：自研安全交换芯片“玄武芯”ESW5610正式发布
USB3.0中8b/10b编解码器的设计
如何在VHDL中实现一个简单的寄存器
驻波比-反射损耗等的换算
锂电池新突破！让电动车续航力提高两倍
华为英国市场推出带有谷歌服务的新版P30 Lite手机
华为P30Pro拆解 潜望结构的确采用的是横向结构十分精巧
高通亮相世界人工智能大会，描绘混合AI赋能的智能未来
USB3.0外设电源设计技术（2）
夜狼安防Cat.1联网报警主机实现生产线的自动化和智能化
由汽车推动的电池技术改进将为许多其他应用带来附加的好处
怎样去设计一种基于RTT-LVGL宠宝监测平台？
中国首批Azure OpenAI服务落地案例：为万科提升客户服务工作提供领先的生产力
PCB设计中迎接0.3mm超细间距器件挑战
2017年世界半导体市场情况详细分析
NRK3301语音识别芯片在早教机上的应用！
8 b/10 b是目前许多高速串行总线采用的编码机制，如usb 3.0，1394b，serial ata，pci express，infini-band，fiber channel，rapidio等总线或网络。8 b/10 b编码方式最初由ibm公司于1983年发明并应用于escon(200m互连系统)，发表al widmet和peter franaszek ibm刊物的“研究与开发”。8 b/10 b编解码之所以能得到广泛的运用，主要有以下优点：采用嵌入式时钟，可保持dc平衡;能够更加有效地检测错误;隔离数据码元和控制码元。
为了在usb 3.0中实现数据的8 b/10 b编解码，采用了查找表法和组合逻辑相结合的方法，把8b/10b编解码分解成5 b/6 b编解码和3 b/4 b编解码，用verilog hdl语言实现了算法的描述，并通过了modelsim仿真，然后在fpga上实现了具体的硬件电路。采用500 mhz的时钟信号，经过测验满足了usb 3.0的传输速率5 gb/s。该创新方法使用了少量逻辑，实现了8 b/10 b编解码器，并且满足usb 3.0高速数据传输的要求。
1 usb 3.0中的8 b/10 b编解码原理
在usb 3.0分层结构中，发送端先对数据或者控制字(k)加扰，然后把加扰后的8 b数据编码成10b发送出去;接收端先把接收到的10b数据进行解码得到8 b数据，然后再解扰得到原始数据。
8 b/10 b编码包含对256个数据字符和12个控制字符的编码。数据字符和控制字符分别用dx，y和kx，y表示，其中x表示与8 b的低5位(edcba)对应的十进制数值;y表示与8 b的高3位(hgf)对应的十进制数值。发送端在编码时，根据编码表将低5位变成6位，高3位变成4位。编码完成后，将10 b的并行字符转换成串行发送出去。接收端在解码时先进行串并转换得到10 b字符，再将该字符分解成6 b和4 b，根据相应编码表看是否有效，最后完成解码。编解码转换流程如图1所示。
不平衡度disp(disparity)表示编码后1个码字中“1”数目与“0”的数目差。“1”用+1表示，“0”用-1表示，码字中的所有“+1”与“-1”之和就是disp。8 b/10 b编码的disp取3种状态：“+2”(6个1与4个0)，“0”(5个0与5个1)，“-2”(6个0与4个1)。而运行不一致rd(running disparity)是一个二进制参数，只有正、负2种状态，用于编码模式控制。在8 b/10 b编码表中，10 b字符分为2种码表(rd-和rd+)。编码过程中，通过对rd值正负的判断来选择对应码表，如果当前rd为负(rd-)，编码器会在rd-编码表中选择对应值输出，并且检测对应输出的10 b值的disp，如果disp=0，则rd不变保持rd-，否则rd值变为rd+;如果当前rd为正(rd+)，则在rd+编码表中选择对应值输出，并且检测输出值对应的disp，如果disp=0，则rd不变保持rd+，否则rd变为负rd-。总之，在disp为正或者负时，rd发生交替变换，这种方法是为了使0和1分布更均匀，减小差分信号的直流分量。
2 8 b/10 b编码器的设计
8b/10b编码器是把8 b数据输入拆成低5位和高3位分别进行5 b/6 b和3 b/4 b编码，根据编码表执行编码。因为其中有些特殊的3b/4 b编码，所以需要一个特殊3 b/4 b编码模块。编码后数据通过rd控制模块选择输出，并且把此时的rd状态反馈给下一轮编码。对于8 b控制输入，由于k控制编码只有12种有效，所以需要一个对无效k码的识别模块。因此，编码器分为5个模块：5 b/6 b编码、3 b/4 b编码、特殊3 b/4 b编码、无效k码检测、rd_controller，前4个部分在rd_controller的控制下进行并行编码，如图2所示。图中，kin为8 b控制输入，data_in为8 b数据输入。由于usb 3.0传输速度为5 gb/s，编码器clk为500mhz。
5 b/6 b编码模块、3 b/4 b编码模块对输入的8 b数据输入分为低5位和高3位进行并行编码，输出6 b和4 b数据构成10 b编码，而输出disp_6b，disp_4b是6 b和4 b数据的不平衡度。
由于在8 b/10 b转换表中，8 b数据输入高3位为“111”、低五位分别为“01011”，“01101”，“01110”，“10001”，“10010”，“10100”时，输出的4 b是特殊情况，特殊3 b/4 b编码模块就是完成对这几种特殊情况输出，输出sp_4b_rdn和sp_4b_rdp是特殊编码的不平衡度。
当8 b输入是控制k码时，控制码只有12种是有效的，无效k码检测模块就是检测输入的控制码是否有效，如果无效输出invalid_k=1，如果有效则输出invalid_k=0。
rd控制模块除了将编码后数据选择输出，主要是根据disp_6b，disp_4b，sp_4b_rdn和sp_4b_rdp来跟新当前rd值，并反馈到下一轮编码的rd输入，保持差分信号传输的直流平衡。
3 8 b/10 b解码器的设计
8b/10b解码器接收到的数据是10 b，根据8 b10 b解码原理，把10 b数据分开为低6 b和高4 b，然后分别对低6位和高4位进行解码，划分为2个模块6 b/5 b解码、4b/3b解码。这些10位的数据分为特殊k字符和有效数据字符，特殊k字符是控制字符。解码器结构如图3所示，分为4个模块：6 b/5 b解码，4 b/3 b解码，无效码检测、不平衡度检测。
6b/5b解码和4b/3b解码模块根据编码表，选择输入10 b数据对应输出5 b或3 b。当高4位为“1001”，“0110”，“1010”，“0101”时，数据字符和控制字符其对应的输出是不同的;并且高4位为“0001”，“1110”时也是特殊情况。输入10 b数据中有1 024个数据，有440个有效数据字符，24个控制字符，还有560个错码。当输入为错码时，无效码检测模块会检测出错，输出1个errdetect。不平衡度检测模块主要是根据前面模块输出的disp和当前的disp(current-disp)，判断解码是否发生错误。当disp_4 b=0时，disp_6 b!=0，则current_disp应该等于disp_6 b，如果不等则发生错误。即要保持不平衡度在“+2，0，-2”三个值中变化，超出则发生编码错误。
4 仿真分析
本文完成了8 b/10 b编解码器的rtl设计，并在modelsim上进行功能仿真。
图6是编解码联调的仿真波形，可以看出输入的数据经过编码器编码成10 b的数据，然后在经过解码器所还原的数据跟之前输入的数据一样，说明编解码功能正确，并且最高的工作频率能够达到500 mhz，满足usb 3.0的数据传输速度。
5 结语
本文采用的分块编解码方法，使用了少量的逻辑完成了8 b/10 b编解码器设计。该编解码器在usb 3.0数据传输中能够得到很好的运用，满足了usb 3.0高速数据传输的要求。
为什么需要动态分配内存？
详细解析MOSFET结构及其工作原理
安全地毯在冲压生产线中的应用
京东与五星电器合作开店，全面满足“金九银十”多样化需求
国内首款：自研安全交换芯片“玄武芯”ESW5610正式发布
USB3.0中8b/10b编解码器的设计
如何在VHDL中实现一个简单的寄存器
驻波比-反射损耗等的换算
锂电池新突破！让电动车续航力提高两倍
华为英国市场推出带有谷歌服务的新版P30 Lite手机
华为P30Pro拆解 潜望结构的确采用的是横向结构十分精巧
高通亮相世界人工智能大会，描绘混合AI赋能的智能未来
USB3.0外设电源设计技术（2）
夜狼安防Cat.1联网报警主机实现生产线的自动化和智能化
由汽车推动的电池技术改进将为许多其他应用带来附加的好处
怎样去设计一种基于RTT-LVGL宠宝监测平台？
中国首批Azure OpenAI服务落地案例：为万科提升客户服务工作提供领先的生产力
PCB设计中迎接0.3mm超细间距器件挑战
2017年世界半导体市场情况详细分析
NRK3301语音识别芯片在早教机上的应用！