采用开关电容来增加调节范围实现3.7GHz CMOS VCO的电路设计
引言
用于射频系 统（如无线接收机）的本振电路需要有足够大的调节范围以及良的性能。cmos vco由于可用于实现全集成的无线接收机，一直备受关注。然而由于受到mos管和电感寄生电容的影响，cmos lcvco的调节范围相对于采用hbt、sige和mesfet等工艺的振荡器来说要小得多。同时vco的振荡频率受工艺、电源电压以及温度（pvt）的 影响很大，这需要vco有足够的调节范围以补偿pvt变化所带来的影响。
a．kral等人第一次提出了采用开关电容来增加调节范围，本文采用类似的方法设计了一款工作在3．7 ghz的vco，使其工作频率范围达到了600 mhz。片上电感的性能对vco的性能有着至关重要的影响，针对使用的工艺中电感存在的问题进行了优化设计，提高了电感的q值。同时也对射频开关进行了分 析和优化，使其对vco性能的影响减少到最小。
1 lc vco的电路设计
1．1 vc0结构的选择
常用的vco结构主要有三种：单nmos结构、单pmos结构、nmos和pmos电流复用结构。在0．18μm的工艺条件下受到阈值和输出幅度的限制， 电流复用结构已很少被采用。在相同功耗的情况下，单pmos结构的vco相噪性能要比单nmos的vco好，由于pmos管具有限压作用，按照对大的输出 幅度的要求，采用了单nmos结构的vco，具体电路如图l所示。
为了满足工作频带的带宽需求同时补偿工艺、温度以及电源电压变化的影响，vco须有很大的带宽。随着cmos工艺的发展，vco的工作频率不断提高同时电 源电压随之降低，导致vco的增益变得很大，进而严重降低整个锁相环的相噪性能以及杂散性能。为了解决这个问题本文采用了离散调节和连续调节相结合的方 式：利用变容管实现vco的连续调节，同时增加了数字控制的电容阵列实现对vco的离散调节，这样通过相邻覆盖的子带来实现很大的调节范围。这样vco的 调节曲线就由单一连续的调节曲线如图2（a）变成多个子带的调节曲线如图2（b）。
1．2 片上电感的设计
设计高性能lcvco的主要问题在于设计高品质因子的谐振腔，这可以在相噪的表达式中看出来，即
式中：l（△w）是载波频率w0频偏△w处的相位噪声；k为玻尔兹曼常数；t为绝对温度；f为经验因子；a为振荡幅度；qtank为谐振腔的品质因子。而谐振腔的品质因子可以表示为
式中：qc为电容的品质因子；ql为电感的品质因子。
电容的qc值远大于电感的ql值，所以谐振腔的qtank值略小于电感的ql值，谐振腔的qtank值主要取决于电感的ql值，提高电感的ql值可以明显改善vco的相噪性能。
本设计所采用的和舰工艺的顶层金属为0．8μm的薄层金属，这对电感的ql值有着非常大的影响。在设计中，将五层金属与六层金属并联以组成两层螺旋电感， 可增加电感线圈的厚度，降低电感的串联直流电阻，进而提高电感的ql值，采用hfss对电感进行建模得到的三维图如图3所示。
参数提取得到的π模型等效电路如图4所示。仿真得到该电感在3．7 ghz时的q值为6．5。
cmos工艺普遍采用高掺杂的衬底以降低闩锁效应，对于射频无源器件来说是非常不利的，电磁场耦合到衬底产生的衬底涡流损耗和电容耦合损耗会严重降低无源 器件的q值。在电感的设计中，通常采用地屏蔽层阻止磁场耦合到衬底以提高q值。本文所采用的结构如图5所示，同文献中的结构相比，涡流半径变小，涡流之间 的互感也变小，进而减少了涡流磁场的强度，对电感的影响这样可以大大降低。
1．3 射频开关的设计
在cmos工艺中，通常采用nmos来作为射频开关。由射频开关与mim电容组成的开关电容是谐振腔的一部分，其性能会影响到整个vco的性能，一方面开关电容的q值会影响到谐振腔的q值，另一方面开关电容的最大电容与最小电容的比值会影响到vco的调节范围。
射频开关在开启和关闭时的等效电路如图6所示。
cd是漏端寄生边缘电容，其值等于wswcdd，其中wsw是开关管的宽度，cdd漏端边缘电容，单位为ff／μm。
当开关处于off状态时，开关电容
振荡频率正比于因此调节范围取决于最大电容和最小电容的比值，由式（3）、（4）可以得到最大电容和最小电容的比值为
从公式（5）、（6）可以看到开关电容最大的q值与最大的调节比率之间存在冲突。c0由工作频率w0决定，因此wsw在优化中是最重要的设计参数。
开关电容的q值可以通过差分电容开关的方式来改善，如图7所示。当开关处于on状态的时候只有沟道电阻ron的一半与电容串联，相比于单端的结构，q值可以提高一倍。m2和m3为工作在亚阈值区的有源电阻，可以为mos开关的源端和漏端提供直流偏置。
当vsw设为0的时候，vd／s=0，vg=vdd，因此mos开关管的vgs—vt达到最大，从差分端口看进来，等效电容达到最大，因此电路振荡在较低的频率上；当vsw设为vdd时，vd／s=vdd，vg=0 v，电路工作在较高的频率上。
1．4 输出缓冲器及匹配电路的设计
为了将vco的输出信号送到片外，考虑到外部电容很大，采用了电感负载的缓冲器，通过选择合适的电感和电容使其谐振在3．7 ghz，如图8所示。
在匹配电路的设计上，选用了π型匹配电路，首先利用spectrerf仿真得到输出缓冲器的s22参数，然后构建匹配电路使其阻抗达到50 ω。具体的匹配电路（1．3 nh为邦线电感，94．9 pf的电容为隔直电容）及其smith圆图如图9所示。
2 测试结果
本lcvco是用于3．7 ghz锁相环的，整个锁相环是在和舰0．18μm混合信号工艺下制造的，整个vco的面积为0．4 mm×1 mm，芯片照片如图10所示。测试得到的vco的工作频率为3．4～4 ghz，有16％的调节范围，调节电容阵列开关得到的频率随控制电压的变化曲线如图11所示。在1．8 v电源电压下的功耗为10 mw；在1 mhz频偏处的相位噪声为一100 dbc／hz。测试得到的vco输出频谱如图12所示，输出功率相对较低，主要是由于对邦线的寄生电感和寄生电容估计出现偏差导致匹配电路没有实现完全匹 配，但这对vco性能的测试没有实质的影响。
3 结论
基于和舰0．18μmcmos混合信号工艺设计了一款工作在3．7 ghz的lcvco。本文着重论述了电感与射频开关的设计，通过采用电容开关阵列的方式增加了vco的工作范围以补偿pvt的变化所带来的影响。测试结果表明，该vco可用于锁相环和频率合成器。
工业4.0物联网通信协议你了解多少
通过M.2增加数据吞吐量
触摸检测芯片VK36W1D概述、特性及应用领域
多项AI黑科技加持 商用机器人“大宝”智勇双全
电子工业的丝网印刷
采用开关电容来增加调节范围实现3.7GHz CMOS VCO的电路设计
Apple Watch会热卖，但智能手表的春天还远着
苹果最新供应商名单！
王巍出席新京报贝壳财经夏季峰会：生成式AI将重塑媒体内容生态
HTC将于今夏推出两款蜂窝平板
大小功率LED照明设计方案
服从摩尔定律的超级计算机计算能力分析
南芯同步升降压控制芯片SC8701方案介绍
智能镜子显示屏让镜子有了智能化的转变
5G商用，推进安防进入新征程
虹科CanEasy总线仿真和分析软件特点和功能
电源管理电路设计时散热问题以及热传递的计算
华为发货1万多套5G基站
深度解析当前国内锂电池回收市场现状
基于ZYNQ FPGA与PC的IP设计与验证方案（5）
用于射频系 统（如无线接收机）的本振电路需要有足够大的调节范围以及良的性能。cmos vco由于可用于实现全集成的无线接收机，一直备受关注。然而由于受到mos管和电感寄生电容的影响，cmos lcvco的调节范围相对于采用hbt、sige和mesfet等工艺的振荡器来说要小得多。同时vco的振荡频率受工艺、电源电压以及温度（pvt）的 影响很大，这需要vco有足够的调节范围以补偿pvt变化所带来的影响。
a．kral等人第一次提出了采用开关电容来增加调节范围，本文采用类似的方法设计了一款工作在3．7 ghz的vco，使其工作频率范围达到了600 mhz。片上电感的性能对vco的性能有着至关重要的影响，针对使用的工艺中电感存在的问题进行了优化设计，提高了电感的q值。同时也对射频开关进行了分 析和优化，使其对vco性能的影响减少到最小。
1 lc vco的电路设计
1．1 vc0结构的选择
常用的vco结构主要有三种：单nmos结构、单pmos结构、nmos和pmos电流复用结构。在0．18μm的工艺条件下受到阈值和输出幅度的限制， 电流复用结构已很少被采用。在相同功耗的情况下，单pmos结构的vco相噪性能要比单nmos的vco好，由于pmos管具有限压作用，按照对大的输出 幅度的要求，采用了单nmos结构的vco，具体电路如图l所示。
为了满足工作频带的带宽需求同时补偿工艺、温度以及电源电压变化的影响，vco须有很大的带宽。随着cmos工艺的发展，vco的工作频率不断提高同时电 源电压随之降低，导致vco的增益变得很大，进而严重降低整个锁相环的相噪性能以及杂散性能。为了解决这个问题本文采用了离散调节和连续调节相结合的方 式：利用变容管实现vco的连续调节，同时增加了数字控制的电容阵列实现对vco的离散调节，这样通过相邻覆盖的子带来实现很大的调节范围。这样vco的 调节曲线就由单一连续的调节曲线如图2（a）变成多个子带的调节曲线如图2（b）。
1．2 片上电感的设计
设计高性能lcvco的主要问题在于设计高品质因子的谐振腔，这可以在相噪的表达式中看出来，即
式中：l（△w）是载波频率w0频偏△w处的相位噪声；k为玻尔兹曼常数；t为绝对温度；f为经验因子；a为振荡幅度；qtank为谐振腔的品质因子。而谐振腔的品质因子可以表示为
式中：qc为电容的品质因子；ql为电感的品质因子。
电容的qc值远大于电感的ql值，所以谐振腔的qtank值略小于电感的ql值，谐振腔的qtank值主要取决于电感的ql值，提高电感的ql值可以明显改善vco的相噪性能。
本设计所采用的和舰工艺的顶层金属为0．8μm的薄层金属，这对电感的ql值有着非常大的影响。在设计中，将五层金属与六层金属并联以组成两层螺旋电感， 可增加电感线圈的厚度，降低电感的串联直流电阻，进而提高电感的ql值，采用hfss对电感进行建模得到的三维图如图3所示。
参数提取得到的π模型等效电路如图4所示。仿真得到该电感在3．7 ghz时的q值为6．5。
cmos工艺普遍采用高掺杂的衬底以降低闩锁效应，对于射频无源器件来说是非常不利的，电磁场耦合到衬底产生的衬底涡流损耗和电容耦合损耗会严重降低无源 器件的q值。在电感的设计中，通常采用地屏蔽层阻止磁场耦合到衬底以提高q值。本文所采用的结构如图5所示，同文献中的结构相比，涡流半径变小，涡流之间 的互感也变小，进而减少了涡流磁场的强度，对电感的影响这样可以大大降低。
1．3 射频开关的设计
在cmos工艺中，通常采用nmos来作为射频开关。由射频开关与mim电容组成的开关电容是谐振腔的一部分，其性能会影响到整个vco的性能，一方面开关电容的q值会影响到谐振腔的q值，另一方面开关电容的最大电容与最小电容的比值会影响到vco的调节范围。
射频开关在开启和关闭时的等效电路如图6所示。
cd是漏端寄生边缘电容，其值等于wswcdd，其中wsw是开关管的宽度，cdd漏端边缘电容，单位为ff／μm。
当开关处于off状态时，开关电容
振荡频率正比于因此调节范围取决于最大电容和最小电容的比值，由式（3）、（4）可以得到最大电容和最小电容的比值为
从公式（5）、（6）可以看到开关电容最大的q值与最大的调节比率之间存在冲突。c0由工作频率w0决定，因此wsw在优化中是最重要的设计参数。
开关电容的q值可以通过差分电容开关的方式来改善，如图7所示。当开关处于on状态的时候只有沟道电阻ron的一半与电容串联，相比于单端的结构，q值可以提高一倍。m2和m3为工作在亚阈值区的有源电阻，可以为mos开关的源端和漏端提供直流偏置。
当vsw设为0的时候，vd／s=0，vg=vdd，因此mos开关管的vgs—vt达到最大，从差分端口看进来，等效电容达到最大，因此电路振荡在较低的频率上；当vsw设为vdd时，vd／s=vdd，vg=0 v，电路工作在较高的频率上。
1．4 输出缓冲器及匹配电路的设计
为了将vco的输出信号送到片外，考虑到外部电容很大，采用了电感负载的缓冲器，通过选择合适的电感和电容使其谐振在3．7 ghz，如图8所示。
在匹配电路的设计上，选用了π型匹配电路，首先利用spectrerf仿真得到输出缓冲器的s22参数，然后构建匹配电路使其阻抗达到50 ω。具体的匹配电路（1．3 nh为邦线电感，94．9 pf的电容为隔直电容）及其smith圆图如图9所示。
2 测试结果
本lcvco是用于3．7 ghz锁相环的，整个锁相环是在和舰0．18μm混合信号工艺下制造的，整个vco的面积为0．4 mm×1 mm，芯片照片如图10所示。测试得到的vco的工作频率为3．4～4 ghz，有16％的调节范围，调节电容阵列开关得到的频率随控制电压的变化曲线如图11所示。在1．8 v电源电压下的功耗为10 mw；在1 mhz频偏处的相位噪声为一100 dbc／hz。测试得到的vco输出频谱如图12所示，输出功率相对较低，主要是由于对邦线的寄生电感和寄生电容估计出现偏差导致匹配电路没有实现完全匹 配，但这对vco性能的测试没有实质的影响。
3 结论
基于和舰0．18μmcmos混合信号工艺设计了一款工作在3．7 ghz的lcvco。本文着重论述了电感与射频开关的设计，通过采用电容开关阵列的方式增加了vco的工作范围以补偿pvt的变化所带来的影响。测试结果表明，该vco可用于锁相环和频率合成器。
工业4.0物联网通信协议你了解多少
通过M.2增加数据吞吐量
触摸检测芯片VK36W1D概述、特性及应用领域
多项AI黑科技加持 商用机器人“大宝”智勇双全
电子工业的丝网印刷
采用开关电容来增加调节范围实现3.7GHz CMOS VCO的电路设计
Apple Watch会热卖，但智能手表的春天还远着
苹果最新供应商名单！
王巍出席新京报贝壳财经夏季峰会：生成式AI将重塑媒体内容生态
HTC将于今夏推出两款蜂窝平板
大小功率LED照明设计方案
服从摩尔定律的超级计算机计算能力分析
南芯同步升降压控制芯片SC8701方案介绍
智能镜子显示屏让镜子有了智能化的转变
5G商用，推进安防进入新征程
虹科CanEasy总线仿真和分析软件特点和功能
电源管理电路设计时散热问题以及热传递的计算
华为发货1万多套5G基站
深度解析当前国内锂电池回收市场现状
基于ZYNQ FPGA与PC的IP设计与验证方案（5）