为何efpga比标准fpga更高效?主要有如下三大原因。
原因1。如下图,传统fpga构架中,周围的红色边框放置可编程i/o、高速serdes及各种接口控制器,这些会占有30%~40%面积。如果做成嵌入式fpga,这些面积可以省掉。下图公式展示的fpga和片芯面积的比例。
图:核心电路与边缘电路的比例
那么为何speedcore比标准fpga更高效?
原因2。微软在其有关catapulit项目(注:某云加速与计算项目)的白皮书中介绍了一种云规模的加速架构。其中增加了一些术语,有shell(壳)和应用。shell是i/o及电路板相关的逻辑电路,应用是在核心逻辑上实现的核心应用。
在此研究中,这些shell一旦固定到应用中,这些可编程不能被可编程(即固定下来了)。另外,核心应用是会改变的。因此如果拿掉shell,会节省44%的面积。
图:如果去掉shell,会节省近一半的面积(注:左右两图的左上角均为“fpga io”)
原因3。在把shell剥去的基础上,又增加了自定义的custom block,这是由客户自定义的,分布在speedcore架构之中,有了这种custom block,面积会缩小75%,同时有更低功耗和更高的性能。
基于以上三个原因,即裁剪了fpga的可编程i/o,shell资源去掉,另外提高了custom block,因此片芯面积大大缩减(如下图)。
图:与独立fpga相比,把speedcore的三个优势
achronix公司不久前推出的定制化的speedcore custom blocks(定制模块),可以实现最小的片芯面积,提供asic级的性能,去构建独立fpga芯片无法提供的功能。
achronix作为fpga的后来者,今年也要跨入1亿美元俱乐部。新产品speedcore 推出一年已占营收1/4,未来三年将占半壁江山。在夹缝中生长,achronix的商业模式就是不走寻常路。
python环境变量设置
开鸿智谷助力OpenHarmony走进高职高校
Nvidia首全球半导体营收10强,MTK落榜
华为出售荣耀一事,终于轰轰烈烈的落停了
5G加持!自动驾驶技术迎来新的发展机遇
如何让FPGA更好地进行定制化
浅谈晶闸管和双向可控硅
威马新推电池热管理2.0系统,续航里程得到提高
从M6到“通义千问”,阿里大模型的迭代之路
新款耐腐蚀隔膜泵的产品特点都有哪些
配电列头柜在数据中心机房末端配电的应用
“973”计划新能源研发传喜报
雨量计的应用让城市像海绵一样呼吸
刘庆峰谈科大讯飞的下一步布局和未来几个重要发展方向
三相交流固态继电器在PLC控制中的应用
无线蓝牙耳机什么牌子好?2019最时候欢迎的四大蓝牙耳机!
华中数控正在加大研发力度,升级“红外智能体温检测系统”
华为数据传输方法提升Wifi6+的功率谱密度
大米重金属检测仪的简单介绍
坚果回应暂停手机业务