主动管理的流控机制过程与优缺点比较
1、流控机制在数据发送过程中，发送者向接收者发送数据，通常需要接收者通知发送者自身是否可以接收数据，当接收者即将无法接收数据时（如fifo快满时），发送者需要停止发送数据，这就是流控机制。
2、流控机制过程初始化流程：
复位释放后，初始化，module b 通过信号fc_update_signal 通知module a 自身fifo深度是多少。
fc_update_signal一个周期的高电平表示存在一个存储深度。tx_fc_ctrl 收到初始化信息后，得知module b存在有效fifo 缓存，通知ren_ctrl允许产生读使能renren_ctrl产生读使能renren输出给tx_fc_ctrl，module b的有效fifo深度减一tx_fc_ctrl计算module b是否存在有效数据，有则允许ren_ctrl产生读使能ren_ctrl产生读使能ren，并通知到tx_fc_ctrl，module b的有效fifo深度减一tx_fc_ctrl计算module b是否存在有效数据，有则允许ren_ctrl产生读使能，没有则不允许ren_ctrl产生读使能a. module b模块fifo已存在有效数据，从fifo读取一个数据，此时已释放出一个fifo深度
b. fc_update更新fc_update_signal,通知tx_fc_ctrl模块module b已释放一个fifo空间，tx_fc_ctrl记录的有效深度加1
c. 此时tx_fc_ctrl允许ren_ctrl产生读使能
3、优缺点比较此种流控机制需要发送端和接收端配合管理有效缓存空间。相对比单一bit的flow ctrl信号来说，稍微复杂一些，但是有个显著的优点，相对于简单的fc流控，能够有效减少module b中的data fifo的深度。
如图所示，data pipeline的深度是不确定的，可能是20~100个周期，而流控信号只有4个pipe，在考虑其他方面的延时有3拍，
不考虑性能的情况下：保证不溢出 ，module b的fifo深度最小只需要1：而单纯的fc信号流控需要的深度为1+100+4+3。
满足最大性能的情况下，保证下游不断流：module b的fifo深度需要：本文流控机制：100+4+3+1 ； 而单纯的fc信号流控需要的深度：2 * （100+4+3+1）
WiFi模块控制HDMI多路切换
四元数、矢量分析与线性代数关系剖析
我国变频器行业发展的特点分析
纳多德通过ISO20000信息技术、ISO27001信息安全双体系国际认证
未来LCD+Mini LED背光在显示领域将有非常巨大的发展空间
主动管理的流控机制过程与优缺点比较
光电耦合器构造及输入/输出特性
将激光器件与硅集成的方法探讨
吸尘器哪个牌子好？持续大吸力解决清洁难题
码摄像机的音频录制系统
realme V11上市发售：6GB内存等效8GB 1199元起
三星运用无人机和AI来维护5G基站
5G时代下，打造中国自主创新的AI芯片势在必行
邬贺铨院士：5G与工业互联网双向驱动 工业场景应用广阔
华为入局电视行业，挑战与机遇并存
你真的会Xilinx FPGA的复位吗？
Delta-sigma数据转换器的抗混滤波器设计方案
气相色谱仪在应用中常见异常情况及其检修介绍
电感器尺寸是汽车倒车摄像头设计关键
DP1.4接口的PCB布局布线要求
2、流控机制过程初始化流程：
复位释放后，初始化，module b 通过信号fc_update_signal 通知module a 自身fifo深度是多少。
fc_update_signal一个周期的高电平表示存在一个存储深度。tx_fc_ctrl 收到初始化信息后，得知module b存在有效fifo 缓存，通知ren_ctrl允许产生读使能renren_ctrl产生读使能renren输出给tx_fc_ctrl，module b的有效fifo深度减一tx_fc_ctrl计算module b是否存在有效数据，有则允许ren_ctrl产生读使能ren_ctrl产生读使能ren，并通知到tx_fc_ctrl，module b的有效fifo深度减一tx_fc_ctrl计算module b是否存在有效数据，有则允许ren_ctrl产生读使能，没有则不允许ren_ctrl产生读使能a. module b模块fifo已存在有效数据，从fifo读取一个数据，此时已释放出一个fifo深度
b. fc_update更新fc_update_signal,通知tx_fc_ctrl模块module b已释放一个fifo空间，tx_fc_ctrl记录的有效深度加1
c. 此时tx_fc_ctrl允许ren_ctrl产生读使能
3、优缺点比较此种流控机制需要发送端和接收端配合管理有效缓存空间。相对比单一bit的flow ctrl信号来说，稍微复杂一些，但是有个显著的优点，相对于简单的fc流控，能够有效减少module b中的data fifo的深度。
如图所示，data pipeline的深度是不确定的，可能是20~100个周期，而流控信号只有4个pipe，在考虑其他方面的延时有3拍，
不考虑性能的情况下：保证不溢出 ，module b的fifo深度最小只需要1：而单纯的fc信号流控需要的深度为1+100+4+3。
满足最大性能的情况下，保证下游不断流：module b的fifo深度需要：本文流控机制：100+4+3+1 ； 而单纯的fc信号流控需要的深度：2 * （100+4+3+1）
WiFi模块控制HDMI多路切换
四元数、矢量分析与线性代数关系剖析
我国变频器行业发展的特点分析
纳多德通过ISO20000信息技术、ISO27001信息安全双体系国际认证
未来LCD+Mini LED背光在显示领域将有非常巨大的发展空间
主动管理的流控机制过程与优缺点比较
光电耦合器构造及输入/输出特性
将激光器件与硅集成的方法探讨
吸尘器哪个牌子好？持续大吸力解决清洁难题
码摄像机的音频录制系统
realme V11上市发售：6GB内存等效8GB 1199元起
三星运用无人机和AI来维护5G基站
5G时代下，打造中国自主创新的AI芯片势在必行
邬贺铨院士：5G与工业互联网双向驱动 工业场景应用广阔
华为入局电视行业，挑战与机遇并存
你真的会Xilinx FPGA的复位吗？
Delta-sigma数据转换器的抗混滤波器设计方案
气相色谱仪在应用中常见异常情况及其检修介绍
电感器尺寸是汽车倒车摄像头设计关键
DP1.4接口的PCB布局布线要求