ZU+系列MPSoC的外围接口详细分析
本篇主要介绍zu+系列mpsoc的外围接口，针对每个接口进行概述性介绍，后续会针对个别接口进行详细介绍原理图设计和pcb设计。
zu+系列mpsoc的外围接口主要包括两部分：pl部分和ps部分。pl内部资源视具体型号而定，ps部分集成两个或四个arm cortex-a53 mpcore with coresight（具体数量和性能和具体型号有关），以及两个arm cortex-r5 with coresight。
对外接口主要有以下几种：
pl config&sysmon； pl hp i/o banks； pl hd i/o banks； pl gth/gty quads； ps ddrx； ps gtr（包括pcie v2.0, usb3.0, dp1.2a, gbe, sata v3.1）； ps config； ps i/o(mio)（pcie, pmu, can 2.0b, i2c, spi, qspi, nand, usb 2.0 ulpi, gem ethernet rgmii, sdio, uart, gpio, mdio, swdt, ttc, tpiu, pjtag）。 内部硬核都是使用第三方的，具体如下：
1、pl端外围接口
pl端外围接口包括逻辑部分和gtx部分。逻辑部分包括hp和hd两种接口，接口数量根据具体型号和封装不一样；gtx部分包括gth和gty两种。
hp和hd的接口特性如下：
gth和gty接口的特性如下：
2、ps端外围接口
ps侧的引脚主要分为以下几类：
power clock, reset, and configuration jtag interfaces（参考ieee std 1149.1） multiplexed i/o (mio) ps gtr serial channels ddr i/o 其对外接口主要包括gtr、ddr和mio接口。除了gtr信号外，所有其他的ps外设均可通过emio布线到pl端。
2.1、ps端ddr接口
ps端的ddr接口支持ddr3、ddr3l、lpddr3、ddr4、and lpddr4。详细的参数和性能参考zu+的trm，详细的硬件设计将在后续的文章中详细讲解。
2.2、ps端mio接口
zynq ultrascale+具有78个可配置复用的mio，这些mio可用作将ps内的相关外设控制器引出，同时这些控制器均可通过emio引出。
由于mio都是复用io，在进行硬件设计时需要特别注意他们之间的互相限制关系。特别注意：当使用pcie时，其endpoint mode reset必须接入到mio29~31, 33~37之间的任意一个引脚上，不能连接到之外的其他引脚。
2.3、ps端gtr接口
the ps-gtr transceivers provide the only i/o path for the pcie v2.0, usb3.0, displayport (transmitter only), sgmii, and sata controllers.
the pcs provides 8b/10b encoding and decoding, elastic buffer, and buffer management logic such as comma detection and byte and word alignment.
the pma provides one pll per lane with the ability to share reference clocks, transmitter de-emphasis, receiver continuous time linear equalizer, ssc support, out-of-band signaling, and lfps/beacon signaling for usb3.0/pcie v2.0 designs.
gtr支持以下几种协议：
pcie v2.0 phy protocol
gen 1 and gen 2. lane-to-lane deskew for multi-lane pcie design. beacon signaling. usb3.0 phy protocol
integrated rx termination resisters. lfps signaling. displayport 1.2a phy protocol (transmitter only)
reduced bit rate (rbr), 1.62 gb/s. high bit rate (hbr), 2.7 gb/s. hbr2, 5.4 gb/s. gigabit ethernet sgmii phy protocol
ps gem controller.
sata v3.1 phy protocol
generation 1, 1.5 gb/s. generation 2, 3.0 gb/s. generation 3, 6.0 gb/s. out-of-band (oob) signaling.
2.4、ps端hs-mio接口
hs-mio的功能就是复用高速ps-gtr外围接口，最大支持4个通道。
以上就是针对zu+系列mpsoc的外围接口介绍。
怎样在树莓派上安装Android Auto
洛克希德马丁公司已向美国空军交付了第500架F-35A隐身战机
温湿度传感器发展现状及前景分析
不间断电源技术原理、特点及发展
疫情之下 彩电行业雪上加霜
ZU+系列MPSoC的外围接口详细分析
王垠的40行代码是什么_王垠40行代码专家解读
MODBUS RTU转EtherNet/IP网关连接希望森兰变频器案例
STM32CUBEMX开发GD32F303（12）----输出PWM及修改PWM频率与占空比
元宇宙Nb空间即将上线 打造人人都能参与的元宇宙生态
普诺飞思Metavision Intelligence套件赋能高效定制解决方案
国产匠心之作BYCOO电动牙刷，值得拥有的良心护牙产品
无人机航测精度的影响因素与解决方案
NVIDIA面向数百万数据科学家推出全新高性能工作站
为什么莱特币网络上的采用率会高于比特币网络
郑南宁院士：人工智能带来人文风险需多学科合力解决
未来柔性触控导电膜市场将呈现出爆发式的增长
红魔5G游戏手机已开启预约该机搭载骁龙865处理器首发144Hz刷新率屏幕
人工智能迎来落地时代，风力发电运维巡检上演无人机硬核剧情
无线LED信息发布系统设计与实现
zu+系列mpsoc的外围接口主要包括两部分：pl部分和ps部分。pl内部资源视具体型号而定，ps部分集成两个或四个arm cortex-a53 mpcore with coresight（具体数量和性能和具体型号有关），以及两个arm cortex-r5 with coresight。
对外接口主要有以下几种：
pl config&sysmon； pl hp i/o banks； pl hd i/o banks； pl gth/gty quads； ps ddrx； ps gtr（包括pcie v2.0, usb3.0, dp1.2a, gbe, sata v3.1）； ps config； ps i/o(mio)（pcie, pmu, can 2.0b, i2c, spi, qspi, nand, usb 2.0 ulpi, gem ethernet rgmii, sdio, uart, gpio, mdio, swdt, ttc, tpiu, pjtag）。 内部硬核都是使用第三方的，具体如下：
1、pl端外围接口
pl端外围接口包括逻辑部分和gtx部分。逻辑部分包括hp和hd两种接口，接口数量根据具体型号和封装不一样；gtx部分包括gth和gty两种。
hp和hd的接口特性如下：
gth和gty接口的特性如下：
2、ps端外围接口
ps侧的引脚主要分为以下几类：
power clock, reset, and configuration jtag interfaces（参考ieee std 1149.1） multiplexed i/o (mio) ps gtr serial channels ddr i/o 其对外接口主要包括gtr、ddr和mio接口。除了gtr信号外，所有其他的ps外设均可通过emio布线到pl端。
2.1、ps端ddr接口
ps端的ddr接口支持ddr3、ddr3l、lpddr3、ddr4、and lpddr4。详细的参数和性能参考zu+的trm，详细的硬件设计将在后续的文章中详细讲解。
2.2、ps端mio接口
zynq ultrascale+具有78个可配置复用的mio，这些mio可用作将ps内的相关外设控制器引出，同时这些控制器均可通过emio引出。
由于mio都是复用io，在进行硬件设计时需要特别注意他们之间的互相限制关系。特别注意：当使用pcie时，其endpoint mode reset必须接入到mio29~31, 33~37之间的任意一个引脚上，不能连接到之外的其他引脚。
2.3、ps端gtr接口
the ps-gtr transceivers provide the only i/o path for the pcie v2.0, usb3.0, displayport (transmitter only), sgmii, and sata controllers.
the pcs provides 8b/10b encoding and decoding, elastic buffer, and buffer management logic such as comma detection and byte and word alignment.
the pma provides one pll per lane with the ability to share reference clocks, transmitter de-emphasis, receiver continuous time linear equalizer, ssc support, out-of-band signaling, and lfps/beacon signaling for usb3.0/pcie v2.0 designs.
gtr支持以下几种协议：
pcie v2.0 phy protocol
gen 1 and gen 2. lane-to-lane deskew for multi-lane pcie design. beacon signaling. usb3.0 phy protocol
integrated rx termination resisters. lfps signaling. displayport 1.2a phy protocol (transmitter only)
reduced bit rate (rbr), 1.62 gb/s. high bit rate (hbr), 2.7 gb/s. hbr2, 5.4 gb/s. gigabit ethernet sgmii phy protocol
ps gem controller.
sata v3.1 phy protocol
generation 1, 1.5 gb/s. generation 2, 3.0 gb/s. generation 3, 6.0 gb/s. out-of-band (oob) signaling.
2.4、ps端hs-mio接口
hs-mio的功能就是复用高速ps-gtr外围接口，最大支持4个通道。
以上就是针对zu+系列mpsoc的外围接口介绍。
怎样在树莓派上安装Android Auto
洛克希德马丁公司已向美国空军交付了第500架F-35A隐身战机
温湿度传感器发展现状及前景分析
不间断电源技术原理、特点及发展
疫情之下 彩电行业雪上加霜
ZU+系列MPSoC的外围接口详细分析
王垠的40行代码是什么_王垠40行代码专家解读
MODBUS RTU转EtherNet/IP网关连接希望森兰变频器案例
STM32CUBEMX开发GD32F303（12）----输出PWM及修改PWM频率与占空比
元宇宙Nb空间即将上线 打造人人都能参与的元宇宙生态
普诺飞思Metavision Intelligence套件赋能高效定制解决方案
国产匠心之作BYCOO电动牙刷，值得拥有的良心护牙产品
无人机航测精度的影响因素与解决方案
NVIDIA面向数百万数据科学家推出全新高性能工作站
为什么莱特币网络上的采用率会高于比特币网络
郑南宁院士：人工智能带来人文风险需多学科合力解决
未来柔性触控导电膜市场将呈现出爆发式的增长
红魔5G游戏手机已开启预约该机搭载骁龙865处理器首发144Hz刷新率屏幕
人工智能迎来落地时代，风力发电运维巡检上演无人机硬核剧情
无线LED信息发布系统设计与实现