基于ADC12D800RF与GTX完成高速串行数据采集与传输
摘要: 随着现代工业科技飞速发展，某些特定的大容量数据系统要求有很高的采样频率及较高的通信效率。本文通过adc12d800rf实现高速采样，并基于xilinx virtex6 fpga的gtx高速串行接口实现可靠高速传输，从而满足大容量高速数据系统的要求。
引言
随着社会的发展，通信的频率和速度正在加快，许多复杂系统往往有大容量的信息交换,此时串行通信相较并行通信的优点就体现出来了，高速、实时、可靠，使得串行通信成为下一代数据通信的首选[1.2]，而高效率的串行接口又使得转换器可以拥有更高的采样频率。
gtx是xilinx公司的高速串行接口，adc12d800rf是有较高采样速率的模/数转换器，本文介绍了adc12d800rf的原理，数据的拼接转换及virtex6 的gtx，并且实现了virtex6与virtex5之间的通信。
1adc12d800rf
adc12d800rf是12位双通道，采样速率为1.0~1.6 gsps,最高采样输入频率达2.7 ghz的adc[3]。
1.1技术特点 ti公司的adc12d800rf，其主要特点如下：①工作模式为交替单通道/独立双通道；②分辨率为12位；③最高转换速率为1600 msps；
④输入时钟频率范围为200~800 mhz；⑤无杂散动态范围（sfdr）为63.1 dbc， ain=1 498 mhz @ -0.5 dbfs；⑥模拟输入带宽为-3 db：2 700 mhz；⑦差分模拟输入电压为600 mvpp；⑧输出方式为lvds电平（1∶1/1∶2）；⑨功耗为2.5 w。
1.2主要组成部分
adc12d800rf主要由输入模块、时钟控制模块、控制/状态及其他逻辑模块、控制接口、spi接口和输出模块等组成，硬件结构如图1所示。模拟输入有i、q两个通道，每通道有一对差分输入，经过一个多路复用器进入t/h电路(追踪保持解调技术)，然后进入两片adc。每片adc可以有两路lvds输出或者一路，具体是由多种不同模式决定，而控制接口或者spi决定了adc使用哪种模式进行采样。
图1 adc12d800rf系统结构图
1.3工作模式及控制
可以通过spi或者9个控制接口来控制adc工作模式，本文采用控制接口来控制，即nonecm模式。9个控制接口分别是：
① des:双边沿采样模式选择。若此标志位置高则是双边沿采样，i、q通道都采样i通道的模拟输入信号，q通道模拟数据忽略，且在数据的上升沿和下降沿都采样；否则，i、q通道各自采集各自的模拟输入信号，且只在上升沿采样。本文是双边沿采样，即des = 1。
② caldly:校准延迟选择。决定在自动校准初始化完成前等待时间的长短。本文中caldly为0。
图2 多路双边沿采样模式
③ ece:扩展控制端口使能。次标志位置高时spi接口无效，所有设定由控制接口决定，否则由spi通过控制寄存器来决定。本文中ece为1。
④ pdi/pdq:i/q通道是否上电。本文中i、q通道都用到了，即pdi/pdq都为0。
⑤ tpm:测试模式选择。若此标志置高，adc会连续产生规律模拟数据；否则是非测试模式，采样外部输入模拟数据。本文中tpm为0。
⑥ ndm:多路选择模式。次标志位置高是不分路模式，即每路adc只有单路输出；否则是多路模式，每路adc有两路输出。本文是多路模式，即ndm为0。
⑦ fsr:满量程输入范围选择。决定模拟输入信号的电压范围，本文中fsr为0，正常输入电压为600 mv。
⑧ ddrph:数据和数据时钟相位关系选择。置高时，数据和数据时钟差90°，否则相差0°。本文中ddrph为1。
本文采用的是双边沿多路采样，时序图如图2所示。vin是模拟输入信号；clk是采样时钟(500 mhz)；dqd、did、dq、di是4路lvds数据输出，从图中可以看出adc在上升沿和下降沿都有采样。did、di是i通道的输出，di比did晚1个周期采样，dqd、dq同理；clk是数据时钟(250 mhz)。
2高速串行接口gtx
virtex6是xilinx公司推出的高性能40 nm fpga系列，相较前一代产品功耗降低多达50%，成本降低多达20%。该系列产品进行了组合优化，包括灵活性、硬内核ip、收发器功能以及开发工具支持， 从而可以帮助客户满足市场需求，在追求更高带宽的同时, 适应不断演化的标准以及苛刻的性能要求。
在xilinx公司的virtex6 fpga中，gtx作为一种低功耗的吉比特收发器，配置灵活、功能强大，并与fpga内部的其他逻辑资源紧密联系，可用于实现多种高速接口（如xaui、pcie等）。virtex6系列的fpga中，gtx串行传输速度为 600 mbps～6.6 gbps[4]，支持收发双向，且收发双向独立。gtx接收和发送方向均由物理媒介适配层pma(physical media access )和物理编码子层pcs(physial code subplayer)两部分组成，pcs提供丰富的物理编码层特性，包括周期冗余检测crc(cyclic redundancy check)、8b/10b编码。发送fifo、8b/10b解码及用于通道绑定和时钟校准的弹性缓冲器等模块；pma部分为模拟电路，提供高性能的串行接口特性，如预加重、均衡等功能，主要包括串行转换、差分接收器、并串转换及时钟数据恢复(cdr)等模块[5]。gtx结构图略——编者注。
2.1gtx使用注意事项 对于gtx的参考时钟，可以由外部晶振提供、相邻的quad提供或者内部提供[67]。本文用到了12个gtx接口，每个接口有3个quad模块，112号quad模块用的外部时钟芯片cdce62005输出差分参考时钟，113号quad模块用的相邻quad112的时钟，114号quad模块用的相邻的quad115的参考时钟，而115号quad模块参考时钟也是由cdce62005提供。
gtx的用户时钟有些可以供外部使用，发送端用户时钟txusrclk2是由txoutclk驱动，接收端用户时钟rxusrclk2是由rxrecclk驱动，即是从接收到的数据里恢复出来的时钟。要注意发送端还有另外一个用户时钟txusrclk，是pcs内部逻辑时钟，不允许用户直接使用，接收端的rxusrclk类似。
txusrclk的速率可以由下式求得：
txusrclk速率=线速率数据位宽(1)
而线速率是3 gbps，数据位宽是16位，所以用户时钟是150 mhz。接收端、发送端的txusrclk2、rxusrclk2可以输出供外部模块使用，例如fifo、ddr、tlk等，本文gtx作为发送端，gtx接口前面的fifo读时钟和加k字符模块就是用的发送端用户时钟。
要使用gtx必须要进行复位操作，而且必须等到gtx复位完成才可以进行传输，发送端要等到txresetdone位拉高，接收端等到txresetdone拉高。若是有板间通信，则要等到两边的gtx都复位完成，本文就是在vertex5接收端和vertex6发送端都复位完成后才开始发送数据。
另外一个要点就是comma的检测，gtx检测comma对齐，本文使用的控制字符是k28.5。在发送数据前先发送一端足够长的控制字符，此时txcharisk=2'b01;然后发送数据，txcharisk=2'b00;接收端通过txcharisk判断当前接收到的是同步字符还是数据。
2.2gtx的环回测试
如果要检测gtx间连接是否正常，可以通过环回来检测。正常工作模式时loopback为3'b000，而环回模式共有4种：
① 近端pcs环回，即图中的路径①，数据流仅通过近端gtx的pcs部分，可用于验证近端gtx中pcs收发双向的设置，此时loopback为3′b001；
② 近端pma环回，即图中的路径②，数据流通过近端gtx的pcs、pma,可用于验证近端gtx发双向的设置，此时loopback为3'b010；
③ 远端pma环回，即图中的路径③，数据流通过近端gtx的pcs和pma，远端的gtx的pma部分，通过两个gtx之间的物理连线，验证两个gtx之间物理联系的可靠性，以及验证两个gtx的pma部分设置的正确性，此时loopback为3'b100；
④ 远端pcs环回，即图中的路径④，验证近端收发器和远端收发器的通信状况[7]，此时loopback为3'b110。
环回测试示意图如图3所示。
图3 环回测试示意图
3系统框架、实验结果及分析 本文实现高速数据采样并传输的作用，前端由adc12d800rf采集数据，通过高速串行接口gtx实现fpga间的通信。采样时钟是500 mhz，fpga芯片分别是virtex6系列xc6vlx240t和virtex5系列的vc5vfx240 t，gtx的参考时钟是150 mhz，数据位宽是16位，数据传输速率为3 gbps。系统示意图如图4所示，高速adc采样得到4路数据，按照高低位合成64位，依次循环写进3个fifo，再从每个fifo里读出数据，再分成4路16位数据，加上k字符之后送入gtx，经过它发送至3片virtex5的gtx，每个virtex5接收4路gtx数据，再作进一步处理。系统框架如图4所示。
图4 系统框架
高速adc的采样结果如图5所示。
图5 adc12d800rf采样结果
模拟输入信号是正弦波，可以看到4路输出也是正弦波。模拟产生4路递增码，通过gtx发送至另外一片fpga，发送和接收分别如图6、图7所示。
从图6和图7中可以看出，gtx传输之后数据既无丢失，也没有出现乱码，可靠快速地实现了高速数据传输任务。
图6 发送端数据
图7 接收端数据
结语
本文通过对高速信号采集器adc12d800rf、高速串行数据接口gtx的介绍和实验，可靠、高速、实时地完成了大容量数据的传输。高速串行接口在提高数据传输速率的同时，使得处理更多更大数据成为可能，也就催生了采样速率更高的转换器，这些都对高速数据的处理、传输和存储有积极的影响。
提高局域网传输速度的解决方案
接地引下线导通测试仪的使用注意事项
长盈拟募集19.9亿元投资“5G智能终端模组项目”项目
5G换手机不必换号 中国移动给出了明确答复
新研发出的新型整体式电极，可用于高容量柔性电池
基于ADC12D800RF与GTX完成高速串行数据采集与传输
BACnet网关是什么，它的特点和优势是什么
人工智能存在怎样偏见
超宽带技术在汽车领域的应用
结合自适应调零算法给出了一种信号处理系统的硬件实现方案
IDC公布2019年Q3国内智能手机销售数据：华为份额高达42% 份额超苹果8倍
太阳能9月再见疲态
重力储能和氢气储能可以替代锂离子电池吗？
京东方：4K进行时 8K未来式
如今的物联网技术都包含着哪些内容
无线传感器部署的连接架构和协议的解决方案对比
大家都在等？ 致态TiPlus7100&Ti600 4TB新品同时开售！大到显眼！
POWER PCB内电层分割你知道如何做吗
智能制造的十个发展方向解析
2020年8月欧洲新能源乘用车销量约为8.2万辆，同比增长138%
引言
随着社会的发展，通信的频率和速度正在加快，许多复杂系统往往有大容量的信息交换,此时串行通信相较并行通信的优点就体现出来了，高速、实时、可靠，使得串行通信成为下一代数据通信的首选[1.2]，而高效率的串行接口又使得转换器可以拥有更高的采样频率。
gtx是xilinx公司的高速串行接口，adc12d800rf是有较高采样速率的模/数转换器，本文介绍了adc12d800rf的原理，数据的拼接转换及virtex6 的gtx，并且实现了virtex6与virtex5之间的通信。
1adc12d800rf
adc12d800rf是12位双通道，采样速率为1.0~1.6 gsps,最高采样输入频率达2.7 ghz的adc[3]。
1.1技术特点 ti公司的adc12d800rf，其主要特点如下：①工作模式为交替单通道/独立双通道；②分辨率为12位；③最高转换速率为1600 msps；
④输入时钟频率范围为200~800 mhz；⑤无杂散动态范围（sfdr）为63.1 dbc， ain=1 498 mhz @ -0.5 dbfs；⑥模拟输入带宽为-3 db：2 700 mhz；⑦差分模拟输入电压为600 mvpp；⑧输出方式为lvds电平（1∶1/1∶2）；⑨功耗为2.5 w。
1.2主要组成部分
adc12d800rf主要由输入模块、时钟控制模块、控制/状态及其他逻辑模块、控制接口、spi接口和输出模块等组成，硬件结构如图1所示。模拟输入有i、q两个通道，每通道有一对差分输入，经过一个多路复用器进入t/h电路(追踪保持解调技术)，然后进入两片adc。每片adc可以有两路lvds输出或者一路，具体是由多种不同模式决定，而控制接口或者spi决定了adc使用哪种模式进行采样。
图1 adc12d800rf系统结构图
1.3工作模式及控制
可以通过spi或者9个控制接口来控制adc工作模式，本文采用控制接口来控制，即nonecm模式。9个控制接口分别是：
① des:双边沿采样模式选择。若此标志位置高则是双边沿采样，i、q通道都采样i通道的模拟输入信号，q通道模拟数据忽略，且在数据的上升沿和下降沿都采样；否则，i、q通道各自采集各自的模拟输入信号，且只在上升沿采样。本文是双边沿采样，即des = 1。
② caldly:校准延迟选择。决定在自动校准初始化完成前等待时间的长短。本文中caldly为0。
图2 多路双边沿采样模式
③ ece:扩展控制端口使能。次标志位置高时spi接口无效，所有设定由控制接口决定，否则由spi通过控制寄存器来决定。本文中ece为1。
④ pdi/pdq:i/q通道是否上电。本文中i、q通道都用到了，即pdi/pdq都为0。
⑤ tpm:测试模式选择。若此标志置高，adc会连续产生规律模拟数据；否则是非测试模式，采样外部输入模拟数据。本文中tpm为0。
⑥ ndm:多路选择模式。次标志位置高是不分路模式，即每路adc只有单路输出；否则是多路模式，每路adc有两路输出。本文是多路模式，即ndm为0。
⑦ fsr:满量程输入范围选择。决定模拟输入信号的电压范围，本文中fsr为0，正常输入电压为600 mv。
⑧ ddrph:数据和数据时钟相位关系选择。置高时，数据和数据时钟差90°，否则相差0°。本文中ddrph为1。
本文采用的是双边沿多路采样，时序图如图2所示。vin是模拟输入信号；clk是采样时钟(500 mhz)；dqd、did、dq、di是4路lvds数据输出，从图中可以看出adc在上升沿和下降沿都有采样。did、di是i通道的输出，di比did晚1个周期采样，dqd、dq同理；clk是数据时钟(250 mhz)。
2高速串行接口gtx
virtex6是xilinx公司推出的高性能40 nm fpga系列，相较前一代产品功耗降低多达50%，成本降低多达20%。该系列产品进行了组合优化，包括灵活性、硬内核ip、收发器功能以及开发工具支持， 从而可以帮助客户满足市场需求，在追求更高带宽的同时, 适应不断演化的标准以及苛刻的性能要求。
在xilinx公司的virtex6 fpga中，gtx作为一种低功耗的吉比特收发器，配置灵活、功能强大，并与fpga内部的其他逻辑资源紧密联系，可用于实现多种高速接口（如xaui、pcie等）。virtex6系列的fpga中，gtx串行传输速度为 600 mbps～6.6 gbps[4]，支持收发双向，且收发双向独立。gtx接收和发送方向均由物理媒介适配层pma(physical media access )和物理编码子层pcs(physial code subplayer)两部分组成，pcs提供丰富的物理编码层特性，包括周期冗余检测crc(cyclic redundancy check)、8b/10b编码。发送fifo、8b/10b解码及用于通道绑定和时钟校准的弹性缓冲器等模块；pma部分为模拟电路，提供高性能的串行接口特性，如预加重、均衡等功能，主要包括串行转换、差分接收器、并串转换及时钟数据恢复(cdr)等模块[5]。gtx结构图略——编者注。
2.1gtx使用注意事项 对于gtx的参考时钟，可以由外部晶振提供、相邻的quad提供或者内部提供[67]。本文用到了12个gtx接口，每个接口有3个quad模块，112号quad模块用的外部时钟芯片cdce62005输出差分参考时钟，113号quad模块用的相邻quad112的时钟，114号quad模块用的相邻的quad115的参考时钟，而115号quad模块参考时钟也是由cdce62005提供。
gtx的用户时钟有些可以供外部使用，发送端用户时钟txusrclk2是由txoutclk驱动，接收端用户时钟rxusrclk2是由rxrecclk驱动，即是从接收到的数据里恢复出来的时钟。要注意发送端还有另外一个用户时钟txusrclk，是pcs内部逻辑时钟，不允许用户直接使用，接收端的rxusrclk类似。
txusrclk的速率可以由下式求得：
txusrclk速率=线速率数据位宽(1)
而线速率是3 gbps，数据位宽是16位，所以用户时钟是150 mhz。接收端、发送端的txusrclk2、rxusrclk2可以输出供外部模块使用，例如fifo、ddr、tlk等，本文gtx作为发送端，gtx接口前面的fifo读时钟和加k字符模块就是用的发送端用户时钟。
要使用gtx必须要进行复位操作，而且必须等到gtx复位完成才可以进行传输，发送端要等到txresetdone位拉高，接收端等到txresetdone拉高。若是有板间通信，则要等到两边的gtx都复位完成，本文就是在vertex5接收端和vertex6发送端都复位完成后才开始发送数据。
另外一个要点就是comma的检测，gtx检测comma对齐，本文使用的控制字符是k28.5。在发送数据前先发送一端足够长的控制字符，此时txcharisk=2'b01;然后发送数据，txcharisk=2'b00;接收端通过txcharisk判断当前接收到的是同步字符还是数据。
2.2gtx的环回测试
如果要检测gtx间连接是否正常，可以通过环回来检测。正常工作模式时loopback为3'b000，而环回模式共有4种：
① 近端pcs环回，即图中的路径①，数据流仅通过近端gtx的pcs部分，可用于验证近端gtx中pcs收发双向的设置，此时loopback为3′b001；
② 近端pma环回，即图中的路径②，数据流通过近端gtx的pcs、pma,可用于验证近端gtx发双向的设置，此时loopback为3'b010；
③ 远端pma环回，即图中的路径③，数据流通过近端gtx的pcs和pma，远端的gtx的pma部分，通过两个gtx之间的物理连线，验证两个gtx之间物理联系的可靠性，以及验证两个gtx的pma部分设置的正确性，此时loopback为3'b100；
④ 远端pcs环回，即图中的路径④，验证近端收发器和远端收发器的通信状况[7]，此时loopback为3'b110。
环回测试示意图如图3所示。
图3 环回测试示意图
3系统框架、实验结果及分析 本文实现高速数据采样并传输的作用，前端由adc12d800rf采集数据，通过高速串行接口gtx实现fpga间的通信。采样时钟是500 mhz，fpga芯片分别是virtex6系列xc6vlx240t和virtex5系列的vc5vfx240 t，gtx的参考时钟是150 mhz，数据位宽是16位，数据传输速率为3 gbps。系统示意图如图4所示，高速adc采样得到4路数据，按照高低位合成64位，依次循环写进3个fifo，再从每个fifo里读出数据，再分成4路16位数据，加上k字符之后送入gtx，经过它发送至3片virtex5的gtx，每个virtex5接收4路gtx数据，再作进一步处理。系统框架如图4所示。
图4 系统框架
高速adc的采样结果如图5所示。
图5 adc12d800rf采样结果
模拟输入信号是正弦波，可以看到4路输出也是正弦波。模拟产生4路递增码，通过gtx发送至另外一片fpga，发送和接收分别如图6、图7所示。
从图6和图7中可以看出，gtx传输之后数据既无丢失，也没有出现乱码，可靠快速地实现了高速数据传输任务。
图6 发送端数据
图7 接收端数据
结语
本文通过对高速信号采集器adc12d800rf、高速串行数据接口gtx的介绍和实验，可靠、高速、实时地完成了大容量数据的传输。高速串行接口在提高数据传输速率的同时，使得处理更多更大数据成为可能，也就催生了采样速率更高的转换器，这些都对高速数据的处理、传输和存储有积极的影响。
提高局域网传输速度的解决方案
接地引下线导通测试仪的使用注意事项
长盈拟募集19.9亿元投资“5G智能终端模组项目”项目
5G换手机不必换号 中国移动给出了明确答复
新研发出的新型整体式电极，可用于高容量柔性电池
基于ADC12D800RF与GTX完成高速串行数据采集与传输
BACnet网关是什么，它的特点和优势是什么
人工智能存在怎样偏见
超宽带技术在汽车领域的应用
结合自适应调零算法给出了一种信号处理系统的硬件实现方案
IDC公布2019年Q3国内智能手机销售数据：华为份额高达42% 份额超苹果8倍
太阳能9月再见疲态
重力储能和氢气储能可以替代锂离子电池吗？
京东方：4K进行时 8K未来式
如今的物联网技术都包含着哪些内容
无线传感器部署的连接架构和协议的解决方案对比
大家都在等？ 致态TiPlus7100&Ti600 4TB新品同时开售！大到显眼！
POWER PCB内电层分割你知道如何做吗
智能制造的十个发展方向解析
2020年8月欧洲新能源乘用车销量约为8.2万辆，同比增长138%