基于全新Willow Cove CPU 核心 技术
intel 架构日新闻发布会上，intel 首席架构师 raja koduri 携手多位英特尔院士和架构师，详细介绍了 intel 在六大技术支柱方面所取得的进展。
其中，10 纳米 superfin 技术，可以说是 intel 有史以来最为强大的单节点内性能增强，带来的性能提升可与全节点转换相媲美。
此外，intel 还公布了 willow cove 微架构和用于移动客户端的 tiger lake soc 架构细节，并首次介绍了可实现全扩展的 xe 图形架构。这些创新的架构可服务于消费类、高性能计算以及游戏应用市场。
重新定义 finfet，10nm superfin 史上最强
在 10nm 制程工艺上，intel 可以说是“精心打磨”。在 tsmc、三星电子致力于向 7nm/6nm/5nm 甚至更高级别工艺挺进的时候，intel 最新的技术升级能带来哪些改观呢？
经过多年对 finfet 晶体管技术的改进，intel 正在重新定义该技术。据介绍，10nm superfin 技术实现了增强型 finfet 晶体管与 super mim（metal-insulator-metal）电容器的结合，实现了 intel 历史上最强大的单节点内性能增强。
superfin 技术能够提供增强的外延源极 / 漏极、改进的栅极工艺和额外的栅极间距，并通过以下方式实现更高的性能：
增强源极和漏极上晶体结构的外延长度，从而增加应变并减小电阻，以允许更多电流通过通道。
改进栅极工艺以实现更高的通道迁移率，从而使电荷载流子更快地移动。
提供额外的栅极间距选项可为需要最高性能的芯片功能提供更高的驱动电流。
使用新型薄壁阻隔将过孔电阻降低了 30％，从而提升了互连性能表现。
与行业标准相比，在同等的占位面积内电容增加了 5 倍，从而减少了电压下降，显著提高了产品性能。值得一提的是，该技术由一类新型的“高 k”（hi-k）电介质材料实现，该材料可以堆叠在厚度仅为几埃厚的超薄层中，从而形成重复的“超晶格”结构，据称该技术现在领先于其他芯片制造商。
intel 方面透露，10nm superfin 技术将运用于代号为“tiger lake”的下一代移动处理器中。tiger lake 正在生产中，oem 产品将在今年跨年的假日季期间上市。
intel 同时透露了下一代处理器技术的路线图，将主要针对数据中心进行优化，具体细节未表，会在现有 10nm superfin 基础上进一步优化。
先进封装仍是重要的差异化优势
业界之前并没有在先进封装上投入太多精力，但近年来情况发生了变化。先进封装已成为各公司打造差异化优势的一个重要方面，以及一个能够提升性能、提高功率、缩小外形尺寸和提高带宽的机会。封装不仅仅是制造过程的最后一步，它正在成为产品创新的催化剂。
当今大多数封装技术中使用的是传统的“热压结合（thermocompression bonding）”技术，而“混合结合（hybrid bonding）”正在成为这一技术的替代品。
根据 intel 的最新发布，使用“混合结合”技术的测试芯片已在 2020 年第二季度流片，这项新技术能够加速实现 10 微米及以下的凸点间距，提供更高的互连密度、带宽和更低的功率。
通过一系列基础工具，包括将 emib 和 foveros 技术相结合的创新应用（co-emib）、全方位互连（odi）技术、和全新裸片间接口（mdio）技术，intel 仍在不断将先进封装技术与制程工艺相结合，通过将芯片和小芯片进行封装，在新的多元化模块中将各种 ip 和制程技术与不同的内存和 i/o 单元进行混搭，实现更灵活的芯片架构。
下一代 cpu 微架构 willow cove 曝光
willow cove 是 intel 的下一代 cpu 微架构，基于最新的处理器技术和 10nm superfin 技术，在 sunny cove 架构的基础上，提供超越代间 cpu 性能的提高，在频率以及功率效率也有极大地提升。
它还将重新设计的缓存架构引入到更大的非相容 1.25mb mlc 中，并通过 intel 控制流强制技术（control flow enforcement technology）增强了安全性。
关于 intel 的 tiger lake，之前就盛传会在显示技术、i/o 技术上进行创新。根据最新的发布来看，这些传言都得到了验证。作为首个在 soc 架构中采用全新 xe-lp 图形微架构的处理器，tiger lake 在关键计算矢量方面提供了智能性能和突破性进展，它可以对 cpu、ai 加速器进行优化，将使 cpu 性能得到超越一代的提升，并实现大规模的 ai 性能提升、图形性能飞跃，以及整个 soc 中一整套顶级 ip，如全新集成的 thunderbolt 4。
tiger lake soc 架构提供：
全新 willow cove cpu 核心 - 基于 10nm superfin 技术，提升频率。
新 xe 图形架构 - 具有 96 个执行单元（eus），每瓦性能效率显著提高。
电源管理 - 一致性结构中的自主动态电压频率调整（dvfs），提高了全集成电压稳压器（fivr）效率。
结构和内存–一致性结构带宽增加 2 倍，约 86gb/s 内存带宽，经验证的 lp4x-4267、ddr4-3200；lp5-5400 架构功能 。
高斯网络加速器 gna 2.0 专用 ip，用于低功耗神经推理计算，减轻 cpu 处理。运行音频噪音抑制工作负载情况下，采用 gna 推理计算的 cpu 利用率比不采用 gna 的 cpu 低 20%。
i/o- 集成 tb4/usb4，cpu 上集成 pcie gen 4，用于低延迟、高带宽设备对内存的访问。
显示 -64gb/s 的同步传输带宽用于支持多个高分辨率显示器。到内存的专用结构路径，以保持服务质量。
ipu6-6 个传感器，具有 4k 30 帧视频、27mp 像素图像；最高 4k90 帧和 42mp 像素图像架构功能。
这意味着，tiger lake 将比基于 sunny cove 架构的上一代 ice lake 处理器实现飞跃，也使得与 amd 基于 zen3 架构处理器的竞争更加充满看点。
根据 intel 此次释放出来的 cpu 架构路线图来看，alder lake 是下一代采用混合架构的客户端产品，它将结合英特尔即将推出的两种架构——golden cove 和 gracemont，并将进行优化，以提供更好的效能功耗比。
xe 图形架构奠定基础，首款针对数据中心的独立 gpu 发布
基于 xe 图形架构，intel 详细介绍了经过优化的 xe-lp（低功耗）微架构和软件，可为移动平台提供高效的性能。
xe-lp 是 intel 目前针对 pc 和移动计算平台的最高效架构，最高配置 eu 单元达 96 组，并具有新架构设计，包括异步计算、视图实例化（view instancing）、采样器反馈（sampler feedback）、带有 av1 的更新版媒体引擎以及更新版显示引擎等。
这将使新的终端用户功能具备即时游戏调整（instant game tuning）、捕捉与流媒体及图像锐化。在软件优化方面，xe-lp 将通过新的 dx11 路径和优化的编译器对驱动进行改进。
据介绍，首款 xe-hp 芯片已于实验室完成启动测试，将于明年推出，功能类似于多核 gpu。xe-hp 是业界首个多区块（multi-tiled）、高度可扩展的高性能架构，可提供数据中心级、机架级媒体性能，gpu 可扩展性和 ai 优化。涵盖了从一个区块（tile）到两个和四个区块的动态范围的计算。
针对低功耗系列的 xe-lp，可以说是一个入门级的独立 gpu 架构。而 xe 微架构的变体——xe-hpg，是一种专为游戏优化的微架构，结合了 xe-lp 效能功耗比的构建模块，利用 xe-hp 的可扩展性对 xe-hpc 进行了更强的配置和计算频率的优化。同时，xe-hpg 添加了基于 gddr6 的新内存子系统以提高性价比，且将具有加速的光线跟踪支持。
xe-hpg 预计将于 2021 年开始发货。在高端游戏市场，是否能与 amd 的 rdna 2 或英伟达的 ampere 系列一较高下，值得关注。
饱受期待的还有 intel 在独立 gpu 方面的创新，此次曝光的有 server gpu（sg1），是 intel 针对数据中心的首款基于 xe 架构的独立图形显卡。sg1 通过实现 4 个 dg1 的聚合，可以以很小的尺寸将性能提升至数据中心级别，以实现低延迟、高密度的安卓云游戏和视频流。sg1 将于今年晚些时候发货。
同时，首款基于 xe 架构的独立图形显卡 dg1 也已投产，它是 intel 首款基于 xe-lp 微架构、针对 pc 的独立图形显卡。有望按计划于 2020 年开始交付。dg1 现在可在 intel devcloud 上供早期访问用户使用。
intel 显卡指挥中心（igcc）也增加了新功能，包括即时游戏调整和游戏锐化。即时游戏调整是一个专用于游戏的驱动，可以比以前更快地推送修复和优化给最终用户。而游戏锐化使用感知自适应锐化，通过一种基于计算着色器的自适应锐化算法提高游戏中的图像清晰度。此功能对于使用分辨率缩放以平衡性能和图像质量的游戏尤其有用，是 igcc 中的一项可选功能。
10nm ice lake 年底推出，下一代超算 cpu 仍内置 ai 加速
数据中心处理器方面，首款基于 10nm 的至强可扩展处理器 ice lake 将于今年底推出。ice lake 产品将在跨工作负载的吞吐量和响应能力方面提供强劲性能。它将带来一系列技术，包括全内存加密、pcie gen 4、8 个内存通道等，以及可加快密码运算速度的增强指令集。ice lak 系列中也会推出针对网络存储和物联网的变体。
sapphire rapids 是 intel 基于增强型 superfin 技术的下一代至强可扩展处理器，将提供众多行业标准技术，包括 ddr5、pcie gen 5、compute express link 1.1 等。
据悉，sapphire rapids 将是美国阿贡国家实验室“极光”超级计算机系统（aurora exascale）中使用的 cpu，它将延续英特尔的内置人工智能加速策略，使用一种名为先进的矩阵扩展（amx）的新加速器。sapphire rapids 预计将于 2021 年下半年开始首批生产发货。
fpga 方面，intel 展示了下一代 224g-pam4 tx 收发器，以示其在先进 fpga 技术上的不断创新和连续三代收发器领域的领先地位。
oneapi gold 版本将于今年晚些时候推出
intel 在软件领域的策略是“一个架构”，围绕架构进行扩展。7 月发布的第八版的 oneapi beta，为分布式数据分析带来了新的功能和提升，包括渲染性能、性能分析以及视频和线程文库。
oneapi gold 版本将于今年晚些时候推出，为开发人员提供在标量、矢量、距阵和空间体系结构上保证产品级别的质量和性能的解决方案。
结语
在 2018 年的 intel“架构日”上，intel 就提出了扎根于六大技术支柱——制程和封装、架构、内存和存储、互连、安全、软件，将通过横跨这六大技术的全方位计算创新，驱动计算性能的指数级提升。
究其原因，不断变化的市场和摩尔定律的现状要求 intel 必须进行技术战略变革，需要从传统的“tick-tock”战略模式走向更成熟、更适应未来的新模式。
从这些最新公开的信息看，intel 这六大技术支柱都在同步进展中，并在引领业界进入一个更多元的计算世界。而不论是晶体管创新，还是架构升级，或是先进封装技术，全方位的计算创新才能满足海量数据爆发对计算力的更高要求。
如何使用cpp编写用于小型系统的app
8051单片机进行8路LED模拟分支控制
电动机轴承损坏的因素有哪些
浅谈芯片间互联技术CCIX分层结构及拓扑结构
特斯拉为何要选择4D毫米波雷达?
基于全新Willow Cove CPU 核心 技术
瑞萨电子2012年度创史上最大亏损纪录
为蔚来提供激光雷达的“海创光电”冲刺科创板
RJ45与RJ11接口的区别与相同点是什么？
中国电信宣布与盾量子合作“量子铸盾行动”
手机被监控,教你几招绝对安全
高精度加速度计分辨率测试方法
mtk mt6577双核处理器分析
Lattice公司的系统内可编程PLD
如何才能将DTU与PLC二者之间实现连接通信
以色列的Guardian Optical公司公布了一项新技术
CES 2024：三星发布“AI for All”愿景
华擎新款主板规格表曝出第二代锐龙APU，更像是“阉割版”
紫外线杀菌灯杀菌原理和特点
每日一课 | 智慧灯杆视觉技术之图像分类算法与步骤分解
其中，10 纳米 superfin 技术，可以说是 intel 有史以来最为强大的单节点内性能增强，带来的性能提升可与全节点转换相媲美。
此外，intel 还公布了 willow cove 微架构和用于移动客户端的 tiger lake soc 架构细节，并首次介绍了可实现全扩展的 xe 图形架构。这些创新的架构可服务于消费类、高性能计算以及游戏应用市场。
重新定义 finfet，10nm superfin 史上最强
在 10nm 制程工艺上，intel 可以说是“精心打磨”。在 tsmc、三星电子致力于向 7nm/6nm/5nm 甚至更高级别工艺挺进的时候，intel 最新的技术升级能带来哪些改观呢？
经过多年对 finfet 晶体管技术的改进，intel 正在重新定义该技术。据介绍，10nm superfin 技术实现了增强型 finfet 晶体管与 super mim（metal-insulator-metal）电容器的结合，实现了 intel 历史上最强大的单节点内性能增强。
superfin 技术能够提供增强的外延源极 / 漏极、改进的栅极工艺和额外的栅极间距，并通过以下方式实现更高的性能：
增强源极和漏极上晶体结构的外延长度，从而增加应变并减小电阻，以允许更多电流通过通道。
改进栅极工艺以实现更高的通道迁移率，从而使电荷载流子更快地移动。
提供额外的栅极间距选项可为需要最高性能的芯片功能提供更高的驱动电流。
使用新型薄壁阻隔将过孔电阻降低了 30％，从而提升了互连性能表现。
与行业标准相比，在同等的占位面积内电容增加了 5 倍，从而减少了电压下降，显著提高了产品性能。值得一提的是，该技术由一类新型的“高 k”（hi-k）电介质材料实现，该材料可以堆叠在厚度仅为几埃厚的超薄层中，从而形成重复的“超晶格”结构，据称该技术现在领先于其他芯片制造商。
intel 方面透露，10nm superfin 技术将运用于代号为“tiger lake”的下一代移动处理器中。tiger lake 正在生产中，oem 产品将在今年跨年的假日季期间上市。
intel 同时透露了下一代处理器技术的路线图，将主要针对数据中心进行优化，具体细节未表，会在现有 10nm superfin 基础上进一步优化。
先进封装仍是重要的差异化优势
业界之前并没有在先进封装上投入太多精力，但近年来情况发生了变化。先进封装已成为各公司打造差异化优势的一个重要方面，以及一个能够提升性能、提高功率、缩小外形尺寸和提高带宽的机会。封装不仅仅是制造过程的最后一步，它正在成为产品创新的催化剂。
当今大多数封装技术中使用的是传统的“热压结合（thermocompression bonding）”技术，而“混合结合（hybrid bonding）”正在成为这一技术的替代品。
根据 intel 的最新发布，使用“混合结合”技术的测试芯片已在 2020 年第二季度流片，这项新技术能够加速实现 10 微米及以下的凸点间距，提供更高的互连密度、带宽和更低的功率。
通过一系列基础工具，包括将 emib 和 foveros 技术相结合的创新应用（co-emib）、全方位互连（odi）技术、和全新裸片间接口（mdio）技术，intel 仍在不断将先进封装技术与制程工艺相结合，通过将芯片和小芯片进行封装，在新的多元化模块中将各种 ip 和制程技术与不同的内存和 i/o 单元进行混搭，实现更灵活的芯片架构。
下一代 cpu 微架构 willow cove 曝光
willow cove 是 intel 的下一代 cpu 微架构，基于最新的处理器技术和 10nm superfin 技术，在 sunny cove 架构的基础上，提供超越代间 cpu 性能的提高，在频率以及功率效率也有极大地提升。
它还将重新设计的缓存架构引入到更大的非相容 1.25mb mlc 中，并通过 intel 控制流强制技术（control flow enforcement technology）增强了安全性。
关于 intel 的 tiger lake，之前就盛传会在显示技术、i/o 技术上进行创新。根据最新的发布来看，这些传言都得到了验证。作为首个在 soc 架构中采用全新 xe-lp 图形微架构的处理器，tiger lake 在关键计算矢量方面提供了智能性能和突破性进展，它可以对 cpu、ai 加速器进行优化，将使 cpu 性能得到超越一代的提升，并实现大规模的 ai 性能提升、图形性能飞跃，以及整个 soc 中一整套顶级 ip，如全新集成的 thunderbolt 4。
tiger lake soc 架构提供：
全新 willow cove cpu 核心 - 基于 10nm superfin 技术，提升频率。
新 xe 图形架构 - 具有 96 个执行单元（eus），每瓦性能效率显著提高。
电源管理 - 一致性结构中的自主动态电压频率调整（dvfs），提高了全集成电压稳压器（fivr）效率。
结构和内存–一致性结构带宽增加 2 倍，约 86gb/s 内存带宽，经验证的 lp4x-4267、ddr4-3200；lp5-5400 架构功能 。
高斯网络加速器 gna 2.0 专用 ip，用于低功耗神经推理计算，减轻 cpu 处理。运行音频噪音抑制工作负载情况下，采用 gna 推理计算的 cpu 利用率比不采用 gna 的 cpu 低 20%。
i/o- 集成 tb4/usb4，cpu 上集成 pcie gen 4，用于低延迟、高带宽设备对内存的访问。
显示 -64gb/s 的同步传输带宽用于支持多个高分辨率显示器。到内存的专用结构路径，以保持服务质量。
ipu6-6 个传感器，具有 4k 30 帧视频、27mp 像素图像；最高 4k90 帧和 42mp 像素图像架构功能。
这意味着，tiger lake 将比基于 sunny cove 架构的上一代 ice lake 处理器实现飞跃，也使得与 amd 基于 zen3 架构处理器的竞争更加充满看点。
根据 intel 此次释放出来的 cpu 架构路线图来看，alder lake 是下一代采用混合架构的客户端产品，它将结合英特尔即将推出的两种架构——golden cove 和 gracemont，并将进行优化，以提供更好的效能功耗比。
xe 图形架构奠定基础，首款针对数据中心的独立 gpu 发布
基于 xe 图形架构，intel 详细介绍了经过优化的 xe-lp（低功耗）微架构和软件，可为移动平台提供高效的性能。
xe-lp 是 intel 目前针对 pc 和移动计算平台的最高效架构，最高配置 eu 单元达 96 组，并具有新架构设计，包括异步计算、视图实例化（view instancing）、采样器反馈（sampler feedback）、带有 av1 的更新版媒体引擎以及更新版显示引擎等。
这将使新的终端用户功能具备即时游戏调整（instant game tuning）、捕捉与流媒体及图像锐化。在软件优化方面，xe-lp 将通过新的 dx11 路径和优化的编译器对驱动进行改进。
据介绍，首款 xe-hp 芯片已于实验室完成启动测试，将于明年推出，功能类似于多核 gpu。xe-hp 是业界首个多区块（multi-tiled）、高度可扩展的高性能架构，可提供数据中心级、机架级媒体性能，gpu 可扩展性和 ai 优化。涵盖了从一个区块（tile）到两个和四个区块的动态范围的计算。
针对低功耗系列的 xe-lp，可以说是一个入门级的独立 gpu 架构。而 xe 微架构的变体——xe-hpg，是一种专为游戏优化的微架构，结合了 xe-lp 效能功耗比的构建模块，利用 xe-hp 的可扩展性对 xe-hpc 进行了更强的配置和计算频率的优化。同时，xe-hpg 添加了基于 gddr6 的新内存子系统以提高性价比，且将具有加速的光线跟踪支持。
xe-hpg 预计将于 2021 年开始发货。在高端游戏市场，是否能与 amd 的 rdna 2 或英伟达的 ampere 系列一较高下，值得关注。
饱受期待的还有 intel 在独立 gpu 方面的创新，此次曝光的有 server gpu（sg1），是 intel 针对数据中心的首款基于 xe 架构的独立图形显卡。sg1 通过实现 4 个 dg1 的聚合，可以以很小的尺寸将性能提升至数据中心级别，以实现低延迟、高密度的安卓云游戏和视频流。sg1 将于今年晚些时候发货。
同时，首款基于 xe 架构的独立图形显卡 dg1 也已投产，它是 intel 首款基于 xe-lp 微架构、针对 pc 的独立图形显卡。有望按计划于 2020 年开始交付。dg1 现在可在 intel devcloud 上供早期访问用户使用。
intel 显卡指挥中心（igcc）也增加了新功能，包括即时游戏调整和游戏锐化。即时游戏调整是一个专用于游戏的驱动，可以比以前更快地推送修复和优化给最终用户。而游戏锐化使用感知自适应锐化，通过一种基于计算着色器的自适应锐化算法提高游戏中的图像清晰度。此功能对于使用分辨率缩放以平衡性能和图像质量的游戏尤其有用，是 igcc 中的一项可选功能。
10nm ice lake 年底推出，下一代超算 cpu 仍内置 ai 加速
数据中心处理器方面，首款基于 10nm 的至强可扩展处理器 ice lake 将于今年底推出。ice lake 产品将在跨工作负载的吞吐量和响应能力方面提供强劲性能。它将带来一系列技术，包括全内存加密、pcie gen 4、8 个内存通道等，以及可加快密码运算速度的增强指令集。ice lak 系列中也会推出针对网络存储和物联网的变体。
sapphire rapids 是 intel 基于增强型 superfin 技术的下一代至强可扩展处理器，将提供众多行业标准技术，包括 ddr5、pcie gen 5、compute express link 1.1 等。
据悉，sapphire rapids 将是美国阿贡国家实验室“极光”超级计算机系统（aurora exascale）中使用的 cpu，它将延续英特尔的内置人工智能加速策略，使用一种名为先进的矩阵扩展（amx）的新加速器。sapphire rapids 预计将于 2021 年下半年开始首批生产发货。
fpga 方面，intel 展示了下一代 224g-pam4 tx 收发器，以示其在先进 fpga 技术上的不断创新和连续三代收发器领域的领先地位。
oneapi gold 版本将于今年晚些时候推出
intel 在软件领域的策略是“一个架构”，围绕架构进行扩展。7 月发布的第八版的 oneapi beta，为分布式数据分析带来了新的功能和提升，包括渲染性能、性能分析以及视频和线程文库。
oneapi gold 版本将于今年晚些时候推出，为开发人员提供在标量、矢量、距阵和空间体系结构上保证产品级别的质量和性能的解决方案。
结语
在 2018 年的 intel“架构日”上，intel 就提出了扎根于六大技术支柱——制程和封装、架构、内存和存储、互连、安全、软件，将通过横跨这六大技术的全方位计算创新，驱动计算性能的指数级提升。
究其原因，不断变化的市场和摩尔定律的现状要求 intel 必须进行技术战略变革，需要从传统的“tick-tock”战略模式走向更成熟、更适应未来的新模式。
从这些最新公开的信息看，intel 这六大技术支柱都在同步进展中，并在引领业界进入一个更多元的计算世界。而不论是晶体管创新，还是架构升级，或是先进封装技术，全方位的计算创新才能满足海量数据爆发对计算力的更高要求。
如何使用cpp编写用于小型系统的app
8051单片机进行8路LED模拟分支控制
电动机轴承损坏的因素有哪些
浅谈芯片间互联技术CCIX分层结构及拓扑结构
特斯拉为何要选择4D毫米波雷达?
基于全新Willow Cove CPU 核心 技术
瑞萨电子2012年度创史上最大亏损纪录
为蔚来提供激光雷达的“海创光电”冲刺科创板
RJ45与RJ11接口的区别与相同点是什么？
中国电信宣布与盾量子合作“量子铸盾行动”
手机被监控,教你几招绝对安全
高精度加速度计分辨率测试方法
mtk mt6577双核处理器分析
Lattice公司的系统内可编程PLD
如何才能将DTU与PLC二者之间实现连接通信
以色列的Guardian Optical公司公布了一项新技术
CES 2024：三星发布“AI for All”愿景
华擎新款主板规格表曝出第二代锐龙APU，更像是“阉割版”
紫外线杀菌灯杀菌原理和特点
每日一课 | 智慧灯杆视觉技术之图像分类算法与步骤分解