寄存器门电路原理分析
当前行业内cmos寄存器电路设计往往采用主从锁存器设计的结构，这与传统“数字电路设计”课程上学到的d触发器电路结构基本一致，而锁存器部分，则采用了传输门控制逻辑，这也是得益于cmos工艺发展的成熟。
以一个带异步复位（低电平有效）的上升沿触发寄存器为例，其cmos电路结构如下所示：
整个电路可以分为采集部分（capture part）以及输出部分（launch part）两个部分，由两个结构对称的锁存器组成，采集部分与输出部分的传输门控制信号，刚好相位相差180度（反向控制时钟），这可以保证两部分电路在控制信号为高电平或者低电平时，当异步控制信号rstn为高电平时，有且仅有一个部分电路有效。
当传输门控制信号，也就是边沿触发信号clk为低电平时，传输门u6关闭，采集部分与输出部分相互独立，处于采集状态；传输门u2打开，d端数据可以流入到d’及d’’；由于传输门u9打开，因此q端来源于q’’以及q’，并形成稳定反馈环路，不会因为d’’的变化而发生变化，从而q不会因为d的变化而发生变化。
当clk信号从低电平变成高电平（上升沿），传输门u6打开，输出部分与采集部分通路连接，d’’被传输给q’’，并同时传递给q端输出，从现象看，则是当clk上升沿时，d端数据被传输到q端输出。
clk保持在高电平后，传输门u2关闭，d端输入与采集部分隔断，d’不会根据d的变化而发生变化，因此表现出来q也不会因为d的变化而变化。
若clk从高电平变成低电平（下降沿），传输门u6关闭，输出部分与采集部分的通讯再次被截断，q端也不会发生变化。
若异步控制信号rstn为低电平时，无论clk如何变化，q端都会保持在低电平输出。而且只要rstn从高电平变成低电平，q端立刻复位到低电平，也不需要clk来触发。因为在soc设计中时钟往往会有个比较复杂的控制过程，上电后需要一个稳定时间，有一个异步复位或异步置位[1]，可以在时钟稳定之前，先把整个芯片所有寄存器稳定在一个状态下，保证芯片的可控，这对于芯片验证的可靠性以及可测试性设计都有帮助。
[1] 一般来说，我们将复位为低电平，即逻辑0的行为，叫做复位，英文叫做reset；将复位为高电平，即逻辑1的行为，叫做置位，英文为set。
基于ESD保护器件的便携设备应用
STM32固件库详解 （转载）
领克ZERO Conceptt量产车风洞实测：风阻系数达到了0.23Cd 国产车最低
外观区别不明显的千元机和旗舰机的区别到底在哪里？
兆驰节能新增投资1500条
寄存器门电路原理分析
华为获得全球首张5G手机CE证书 出门问问亮相AWE 2019
红米note5最新消息：性价比之王！红米Note5：双摄+全面屏,你觉得这样的红米Note5会卖多少钱呢？
5G＋MEC协同发展将加速行业应用落地
AMD将发布RX5600XT显卡，其性能有明显提升
下一个万亿级市场,什么是“泛在电力物联网”?
2020十佳5G行业应用实践揭晓
浪潮NF5468A5 GPU服务器整体设计及性能深度测评解读
为什么几百种编程语言偏偏Python炙手可热？
加速智慧能源转型 赛昉科技、微五科技携手名气家打造“港华芯”
中兴通讯与美亚光电合作将共同构建5G智慧医疗行业示范标杆
LG Display广州8.5代OLED面板生产线获批,明年投产
保护您的汽车钥匙扣免受网络攻击
西门子PLC与编码器的连接、编程实例讲解
机油添加剂,机油添加剂是什么意思
以一个带异步复位（低电平有效）的上升沿触发寄存器为例，其cmos电路结构如下所示：
整个电路可以分为采集部分（capture part）以及输出部分（launch part）两个部分，由两个结构对称的锁存器组成，采集部分与输出部分的传输门控制信号，刚好相位相差180度（反向控制时钟），这可以保证两部分电路在控制信号为高电平或者低电平时，当异步控制信号rstn为高电平时，有且仅有一个部分电路有效。
当传输门控制信号，也就是边沿触发信号clk为低电平时，传输门u6关闭，采集部分与输出部分相互独立，处于采集状态；传输门u2打开，d端数据可以流入到d’及d’’；由于传输门u9打开，因此q端来源于q’’以及q’，并形成稳定反馈环路，不会因为d’’的变化而发生变化，从而q不会因为d的变化而发生变化。
当clk信号从低电平变成高电平（上升沿），传输门u6打开，输出部分与采集部分通路连接，d’’被传输给q’’，并同时传递给q端输出，从现象看，则是当clk上升沿时，d端数据被传输到q端输出。
clk保持在高电平后，传输门u2关闭，d端输入与采集部分隔断，d’不会根据d的变化而发生变化，因此表现出来q也不会因为d的变化而变化。
若clk从高电平变成低电平（下降沿），传输门u6关闭，输出部分与采集部分的通讯再次被截断，q端也不会发生变化。
若异步控制信号rstn为低电平时，无论clk如何变化，q端都会保持在低电平输出。而且只要rstn从高电平变成低电平，q端立刻复位到低电平，也不需要clk来触发。因为在soc设计中时钟往往会有个比较复杂的控制过程，上电后需要一个稳定时间，有一个异步复位或异步置位[1]，可以在时钟稳定之前，先把整个芯片所有寄存器稳定在一个状态下，保证芯片的可控，这对于芯片验证的可靠性以及可测试性设计都有帮助。
[1] 一般来说，我们将复位为低电平，即逻辑0的行为，叫做复位，英文叫做reset；将复位为高电平，即逻辑1的行为，叫做置位，英文为set。
基于ESD保护器件的便携设备应用
STM32固件库详解 （转载）
领克ZERO Conceptt量产车风洞实测：风阻系数达到了0.23Cd 国产车最低
外观区别不明显的千元机和旗舰机的区别到底在哪里？
兆驰节能新增投资1500条
寄存器门电路原理分析
华为获得全球首张5G手机CE证书 出门问问亮相AWE 2019
红米note5最新消息：性价比之王！红米Note5：双摄+全面屏,你觉得这样的红米Note5会卖多少钱呢？
5G＋MEC协同发展将加速行业应用落地
AMD将发布RX5600XT显卡，其性能有明显提升
下一个万亿级市场,什么是“泛在电力物联网”?
2020十佳5G行业应用实践揭晓
浪潮NF5468A5 GPU服务器整体设计及性能深度测评解读
为什么几百种编程语言偏偏Python炙手可热？
加速智慧能源转型 赛昉科技、微五科技携手名气家打造“港华芯”
中兴通讯与美亚光电合作将共同构建5G智慧医疗行业示范标杆
LG Display广州8.5代OLED面板生产线获批,明年投产
保护您的汽车钥匙扣免受网络攻击
西门子PLC与编码器的连接、编程实例讲解
机油添加剂,机油添加剂是什么意思