基于FPGA的PCI接口逻辑和其他用户逻辑的集成系统设计
o 引言
目前市面上有多种数据采集卡，但其应用都具有一定的局限性，不可能完全满足用户的需求。本文介绍的数据采集卡可应用于某视频图像采集系统中，数据源发送多路同步串行数据，然后经过数据采集卡传入上位机用以进行后续分析。上位机向外写控制字并转换后以异步串行方式输出。用以控制视频图像的采集。本系统将pci接口逻辑和其他用户逻辑集成于一片fpga中，因而大大节省了资源，便于进行串口扩展及其他功能的添加，性能良好，用途广泛。
1 pci总线 pci总线是一种高性能的局部总线，具有32位可升级到64位的、独立于cpu的总线结构。工作频率为33／66 mhz，最高传送速度可达132 mb／s(32位、33 mhz)或528 mb／s(64位、66 mhz)。
pci总线定义了memory(存储器)空间、i／o(输入／输出)空间和配置空间3种地址空间，并具有两种工作模式：其中主模式下的pci设备具有总线控制权，可以实现dma传输；而被主设备控制进行通信的称为从模式(target)。
1．1 pci总线的配置空间
所有的pci设备都必须实现配置空间，该空间分为首部区和设备有关区。首部区中的强制性寄存器有：供应商代码(vendor id)寄存器用于标明设备制造商)，设备代码(device id)寄存器(用于指明特定的设备，它由供应商分配)，版本识别(revision id)寄存器，首部类型(he-ader type)寄存器和类别寄存器(class code)。以上五个寄存器均可用于pci总线上设备的识别。另外，首部区中还有两种必须实现的寄存器：其中命令寄存器用于存放pci命令，而设备状态寄存器则用于记录pci的状态信息。
操作系统在启动时应判断系统中有多少存储器、以及i／o设备需要多少地址空间，然后建立统一的地址映射关系，这时的pci设备需要用到基地址寄存器。另外，若要实现中断，还必须设置中断引脚(interrupt pin)寄存器和中断线(interrupt line)寄存器。
1．2 pci总线的中断机制
pci总线的硬件中断方式分为边沿触发和电平触发，pci设备为低电平触发(level-sensitive)。pci总线上有4条中断请求信号线：inta ，中断引脚寄存器的值01h～04h分别对应4条中断线，单功能pci设备只能使用inta#。此外，使用了中断引脚的设备还必须实现中断线寄存器。post例程(加电自检测程序)在进行系统初始化和配置时还要将中断线信息写入该寄存器。pci总线中断是可以共享的，这一方面解决了中断资源紧张的问题，但另一方面也会给pci中断的实现带来麻烦。
2 系统硬件实现 2．1 pci配置寄存器的设置
altera公司的pci编译器(pci compiler)提供有使用altera器件实现pci接口设计的完全解决方案。其中包括4种pci接口兆核函数(pci ip)及相关测试平台。
通过pci编译器的ip工具台或直接编辑生成的兆核函数头文件可以设置并修改pci的配置空间信息，本系统的主要配置信息如下：
2．2 pci t32兆核函数的内部结构及外围信号
pci compiler提供的四种pci ip包括pci_m64／32、64／32位的主模式接口和pci_t64／32、64／32位的从模式接口。本系统通过pci接口与pc机传输32位数据，并由上位机应用程序控制系统工作。故该系统工作于32位从模式，即本系统的pci接口使用pci_t32模块来实现，该模块的内部功能及外围信号如图1所示。
参数配置寄存器(parameterizde configuration registers)是符合pci规范的所有配置的寄存器，可用于识别设备、控制pci总线功能、提供pci总线状态等，pci侧从模式控制模块(pci target control)用于控制pci_t32与pci总线的各种操作，而用户侧从模式控制模块(local target control)则用于控制pci_t32与用户逻辑的各种操作。
pci_t32上pci总线一侧的信号是符合pci协议的标准信号，该信号local侧的信号为altera pci ip特有的与用户逻辑接口的信号，起着关键作用。其中：
l_adi[31：0]为地址／数据输入信号；
l_dato[31：0]为数据输出信号；
l_adro [31：0]为地址输出信号，读操作时，可将pci侧地址／数据信号ad[31：0]上的第一个有效周期(即地址期)的数据输出；
l_emdo[3：0]为命令输出信号，其位定义及时序符合pci规范，其为0010时为i／o读操作，为0011时为i／o写操作、为0110时为内存读操作。为0111时为内存写操作，为1010时为配置空间读，为1011时为配置空间写，用户对这组信号进行译码可知其当前pci总线上设备的操作情况；
l_irqn为用户中断请求信号，由于pci总线为低电平中断，所以，用户逻辑若要发出pci中断请求，就必须将低脉冲送入l_irqn。实验证明，低脉冲持续时间须在4～8μs之间，持续时间过短会出现丢失中断现象，而时间过长时，操作系统又会重复响应同一个中断请求；
l_tsr[11：0]可用于控制local目标设备状态寄存器，其中d0～d5位分别对应bar0～bar5，哪位有效代表哪个bar被选中；
l_dxfrn为输出信号，表示local目标设备数据传输成功。
2．3 faga逻辑设计
一个数据采集系统若要稳定可靠地采集数据，都需要设置合适的数据缓冲区，本系统的数据缓冲区由fpga内部ip核实现。图2所示为fpga内部的pci接口及数据缓冲区框图。
同步串行通信对时钟的同步要求非常严格，设计时应该注意收／发两方必须使用同一时钟来控制数据的传输。另外，pci_t32内存读写分为单周期模式和突发模式。突发模式即在给出首地址后主设备连续读写多个数据，这在fpga中需要用户端地址每周期自动增1的操作。
3 系统软件开发 3．1 驱动程序
pci设备的硬件资源由windows操作系统根据pc机中所有设备对资源的占有来统一分配。为了保证系统的安全和稳定性，在windows2000及其后的微软操作系统中，运行在ring3层的用户应用程序无法直接访问硬件，而必须通过运行于ring0层的设备驱动程序来访问。设备驱动不仅要实现对硬件的操作，还要为用户应用程序提供专用的api函数库，以方便用户实现对硬件的操作访问。
windows xp操作系统下的驱动程序一般是基于wdm(windows driver model)模型开发的。该模型中的上层应用程序通过调用win32 api函数发出对设备的访问请求，i／o管理器则根据这个请求构造合适的irp(i／o request packet，i／o请求包)，并将其传给设备驱动程序，接着由驱动程序直接访问硬件完成irp处理，最后由i／o管理器把数据和结构返回给应用程序。
wdm驱动比较常用的有以下三种方法：
第一种是直接使用windows ddk(device
driver kit，驱动程序开发包)开发的驱动程序面向windows内核，该方法工作稳定，效率更高。但必须精通windows内部体系结构及设备驱动程序的体系结构等，因此开发难度较大。
第二种是使用driverstudio。此工具软件已经做了很多基础性工作，也进行了一些封装。
第三种是使用windriver，使用该方法时，开发者只需要在用户模式下编写程序来调用它提供的通用驱动即可。其中drvier wizard可以进行硬件诊断和自动代码生成。另外还可以将对速度要求较高的模块插入内核运行来获取更好的性能。本系统即采用windriver开发方法。
3．2 windriver中的重要函数
利用windriver开发驱动程序通常有两种方法：第一种是利用driver wizard生成的代码进行修改；第二种是直接利用windriver提供的api函数来编写自己的程序。本系统即采用这种方法，开发时首先要注意包含所有相关的头文件。其基本驱动程序的结构及api函数如下：
3．3 中断实现
pci总线的通信方式有查询和中断两种方式。查询方式实现简单，但是难以适应实时性要求较高的场合，而且上位机软件资源占用率过大；中断方式则可克服以上缺点，可以实现数据的实时传输。本系统将数据经过处理后存入ram，存满一帧数据，硬件便发出中断请求信号，上位机响应中断请求后，即可读取一帧数据。
要实现中断机制，就要建立一个独立的中断响应线程，并在主函数中完成中断的使能、屏蔽及中断线程的启动。另外，使用windriver处理电平中断时，还必须建立传输命令(intcsr)来应答中断。
其中断处理过程分为四步：
第一步，调用wdc_intenable()，此函数的功能是分配并初始化wc_interrupt结构体，自动创建中断处理线程，同时在其中包含wd_int-wait()函数，作用是使线程休眠直至有中断发生。另外，还可以调用底层api函数interruptenable()或wd_enable()，但此时需要由用户自己创建中断线程；
第二步是中断线程无限循环以等待中断发生。中断发生时，windriver在内核中执行传输命令，当操作返回到用户模式时，驱动的用户模式中断处理例程将被调用；之后，中断处理例程返回，但中断等待循环继续；最后在不再使用中断时，调用’wdc_intdisable()、底层api函数inter-mptdisable()或wd_intdisable()来关闭中断。
3．4 驱动的分发及安装
驱动的分发是指在目标机上不用安装windriver开发包即可应用其开发的设备驱动。需要准备的分发包应包括windrvr6．sys、windrvr-6．inf、wd921．cat、waapi921．dll、difxapi．dll、自己的inf(information file)等文件，而且即使是自己开发内核驱动。也应包含在内。
windows操作系统依靠inf文件来得到即插即用设备的驱动程序信息。windriver会自动检测pc机上的即插即用设备。并为相应硬件生成i-nf文件，而且只需稍作修改即可。inf文件可引导系统找到硬件所需要的驱动程序，由windriver生成的inf文件中列出了默认的拷贝文件win-drvr6．sys。设备驱动可通过工作于内核模式的windrvr6．sys访问硬件。之后在目标机上装入驱动分发包及inf文件，即可通过应用程序控制pci设备。
4 结束语 该数据传输系统的pci接口逻辑和数据传输、处理、缓存等用户逻辑可集成于一片fpga中。因而可极大的提高资源利用率，并可满足大量数据高速传输的要求。上位机应用程序采用中断方式读取数据可大大提高系统的性能。目前，经多次试验，该系统已完全可以满足工程需要。
iphone5S又火，iphone7情何以堪
agv小车怎样实现定位
空调的自清洁功能真的实用吗
高低温试验箱与温度冲击试验箱生产工艺的区别-贝尔试验设备
苹果计划在本月推出AirPods Studio头戴式耳机
基于FPGA的PCI接口逻辑和其他用户逻辑的集成系统设计
lpc54102例程（两种方案代码详解）
批量制造电池总是出现单只问题的原因
MIXAMPProTR评测 更适合于个人桌面使用
bondE推出一款支持iphone7系列及以上的无线充，外形靓丽，安全可靠
iot的安全考量参数知识分享
UWB传统行业应用情况介绍
关于激光雷达传感器如何投影成二维图像
华为Mate50作为首款支持“北斗短报文通信”的手机被国家博物馆收藏
2千元级5G工业网关，飞凌FCU2201低价网关正式发布！
日本或扩大对韩出口限制名单 三星半导体新技术恐被波及
ChatGPT在工业领域的应用
比特大陆宣布全球暂停销售蚂蚁矿机
中芯国际宣布LCOS背板芯片已进入批量生产
行业 | 5G边缘计算的发展前景与应用
1 pci总线 pci总线是一种高性能的局部总线，具有32位可升级到64位的、独立于cpu的总线结构。工作频率为33／66 mhz，最高传送速度可达132 mb／s(32位、33 mhz)或528 mb／s(64位、66 mhz)。
pci总线定义了memory(存储器)空间、i／o(输入／输出)空间和配置空间3种地址空间，并具有两种工作模式：其中主模式下的pci设备具有总线控制权，可以实现dma传输；而被主设备控制进行通信的称为从模式(target)。
1．1 pci总线的配置空间
所有的pci设备都必须实现配置空间，该空间分为首部区和设备有关区。首部区中的强制性寄存器有：供应商代码(vendor id)寄存器用于标明设备制造商)，设备代码(device id)寄存器(用于指明特定的设备，它由供应商分配)，版本识别(revision id)寄存器，首部类型(he-ader type)寄存器和类别寄存器(class code)。以上五个寄存器均可用于pci总线上设备的识别。另外，首部区中还有两种必须实现的寄存器：其中命令寄存器用于存放pci命令，而设备状态寄存器则用于记录pci的状态信息。
操作系统在启动时应判断系统中有多少存储器、以及i／o设备需要多少地址空间，然后建立统一的地址映射关系，这时的pci设备需要用到基地址寄存器。另外，若要实现中断，还必须设置中断引脚(interrupt pin)寄存器和中断线(interrupt line)寄存器。
1．2 pci总线的中断机制
pci总线的硬件中断方式分为边沿触发和电平触发，pci设备为低电平触发(level-sensitive)。pci总线上有4条中断请求信号线：inta ，中断引脚寄存器的值01h～04h分别对应4条中断线，单功能pci设备只能使用inta#。此外，使用了中断引脚的设备还必须实现中断线寄存器。post例程(加电自检测程序)在进行系统初始化和配置时还要将中断线信息写入该寄存器。pci总线中断是可以共享的，这一方面解决了中断资源紧张的问题，但另一方面也会给pci中断的实现带来麻烦。
2 系统硬件实现 2．1 pci配置寄存器的设置
altera公司的pci编译器(pci compiler)提供有使用altera器件实现pci接口设计的完全解决方案。其中包括4种pci接口兆核函数(pci ip)及相关测试平台。
通过pci编译器的ip工具台或直接编辑生成的兆核函数头文件可以设置并修改pci的配置空间信息，本系统的主要配置信息如下：
2．2 pci t32兆核函数的内部结构及外围信号
pci compiler提供的四种pci ip包括pci_m64／32、64／32位的主模式接口和pci_t64／32、64／32位的从模式接口。本系统通过pci接口与pc机传输32位数据，并由上位机应用程序控制系统工作。故该系统工作于32位从模式，即本系统的pci接口使用pci_t32模块来实现，该模块的内部功能及外围信号如图1所示。
参数配置寄存器(parameterizde configuration registers)是符合pci规范的所有配置的寄存器，可用于识别设备、控制pci总线功能、提供pci总线状态等，pci侧从模式控制模块(pci target control)用于控制pci_t32与pci总线的各种操作，而用户侧从模式控制模块(local target control)则用于控制pci_t32与用户逻辑的各种操作。
pci_t32上pci总线一侧的信号是符合pci协议的标准信号，该信号local侧的信号为altera pci ip特有的与用户逻辑接口的信号，起着关键作用。其中：
l_adi[31：0]为地址／数据输入信号；
l_dato[31：0]为数据输出信号；
l_adro [31：0]为地址输出信号，读操作时，可将pci侧地址／数据信号ad[31：0]上的第一个有效周期(即地址期)的数据输出；
l_emdo[3：0]为命令输出信号，其位定义及时序符合pci规范，其为0010时为i／o读操作，为0011时为i／o写操作、为0110时为内存读操作。为0111时为内存写操作，为1010时为配置空间读，为1011时为配置空间写，用户对这组信号进行译码可知其当前pci总线上设备的操作情况；
l_irqn为用户中断请求信号，由于pci总线为低电平中断，所以，用户逻辑若要发出pci中断请求，就必须将低脉冲送入l_irqn。实验证明，低脉冲持续时间须在4～8μs之间，持续时间过短会出现丢失中断现象，而时间过长时，操作系统又会重复响应同一个中断请求；
l_tsr[11：0]可用于控制local目标设备状态寄存器，其中d0～d5位分别对应bar0～bar5，哪位有效代表哪个bar被选中；
l_dxfrn为输出信号，表示local目标设备数据传输成功。
2．3 faga逻辑设计
一个数据采集系统若要稳定可靠地采集数据，都需要设置合适的数据缓冲区，本系统的数据缓冲区由fpga内部ip核实现。图2所示为fpga内部的pci接口及数据缓冲区框图。
同步串行通信对时钟的同步要求非常严格，设计时应该注意收／发两方必须使用同一时钟来控制数据的传输。另外，pci_t32内存读写分为单周期模式和突发模式。突发模式即在给出首地址后主设备连续读写多个数据，这在fpga中需要用户端地址每周期自动增1的操作。
3 系统软件开发 3．1 驱动程序
pci设备的硬件资源由windows操作系统根据pc机中所有设备对资源的占有来统一分配。为了保证系统的安全和稳定性，在windows2000及其后的微软操作系统中，运行在ring3层的用户应用程序无法直接访问硬件，而必须通过运行于ring0层的设备驱动程序来访问。设备驱动不仅要实现对硬件的操作，还要为用户应用程序提供专用的api函数库，以方便用户实现对硬件的操作访问。
windows xp操作系统下的驱动程序一般是基于wdm(windows driver model)模型开发的。该模型中的上层应用程序通过调用win32 api函数发出对设备的访问请求，i／o管理器则根据这个请求构造合适的irp(i／o request packet，i／o请求包)，并将其传给设备驱动程序，接着由驱动程序直接访问硬件完成irp处理，最后由i／o管理器把数据和结构返回给应用程序。
wdm驱动比较常用的有以下三种方法：
第一种是直接使用windows ddk(device
driver kit，驱动程序开发包)开发的驱动程序面向windows内核，该方法工作稳定，效率更高。但必须精通windows内部体系结构及设备驱动程序的体系结构等，因此开发难度较大。
第二种是使用driverstudio。此工具软件已经做了很多基础性工作，也进行了一些封装。
第三种是使用windriver，使用该方法时，开发者只需要在用户模式下编写程序来调用它提供的通用驱动即可。其中drvier wizard可以进行硬件诊断和自动代码生成。另外还可以将对速度要求较高的模块插入内核运行来获取更好的性能。本系统即采用windriver开发方法。
3．2 windriver中的重要函数
利用windriver开发驱动程序通常有两种方法：第一种是利用driver wizard生成的代码进行修改；第二种是直接利用windriver提供的api函数来编写自己的程序。本系统即采用这种方法，开发时首先要注意包含所有相关的头文件。其基本驱动程序的结构及api函数如下：
3．3 中断实现
pci总线的通信方式有查询和中断两种方式。查询方式实现简单，但是难以适应实时性要求较高的场合，而且上位机软件资源占用率过大；中断方式则可克服以上缺点，可以实现数据的实时传输。本系统将数据经过处理后存入ram，存满一帧数据，硬件便发出中断请求信号，上位机响应中断请求后，即可读取一帧数据。
要实现中断机制，就要建立一个独立的中断响应线程，并在主函数中完成中断的使能、屏蔽及中断线程的启动。另外，使用windriver处理电平中断时，还必须建立传输命令(intcsr)来应答中断。
其中断处理过程分为四步：
第一步，调用wdc_intenable()，此函数的功能是分配并初始化wc_interrupt结构体，自动创建中断处理线程，同时在其中包含wd_int-wait()函数，作用是使线程休眠直至有中断发生。另外，还可以调用底层api函数interruptenable()或wd_enable()，但此时需要由用户自己创建中断线程；
第二步是中断线程无限循环以等待中断发生。中断发生时，windriver在内核中执行传输命令，当操作返回到用户模式时，驱动的用户模式中断处理例程将被调用；之后，中断处理例程返回，但中断等待循环继续；最后在不再使用中断时，调用’wdc_intdisable()、底层api函数inter-mptdisable()或wd_intdisable()来关闭中断。
3．4 驱动的分发及安装
驱动的分发是指在目标机上不用安装windriver开发包即可应用其开发的设备驱动。需要准备的分发包应包括windrvr6．sys、windrvr-6．inf、wd921．cat、waapi921．dll、difxapi．dll、自己的inf(information file)等文件，而且即使是自己开发内核驱动。也应包含在内。
windows操作系统依靠inf文件来得到即插即用设备的驱动程序信息。windriver会自动检测pc机上的即插即用设备。并为相应硬件生成i-nf文件，而且只需稍作修改即可。inf文件可引导系统找到硬件所需要的驱动程序，由windriver生成的inf文件中列出了默认的拷贝文件win-drvr6．sys。设备驱动可通过工作于内核模式的windrvr6．sys访问硬件。之后在目标机上装入驱动分发包及inf文件，即可通过应用程序控制pci设备。
4 结束语 该数据传输系统的pci接口逻辑和数据传输、处理、缓存等用户逻辑可集成于一片fpga中。因而可极大的提高资源利用率，并可满足大量数据高速传输的要求。上位机应用程序采用中断方式读取数据可大大提高系统的性能。目前，经多次试验，该系统已完全可以满足工程需要。
iphone5S又火，iphone7情何以堪
agv小车怎样实现定位
空调的自清洁功能真的实用吗
高低温试验箱与温度冲击试验箱生产工艺的区别-贝尔试验设备
苹果计划在本月推出AirPods Studio头戴式耳机
基于FPGA的PCI接口逻辑和其他用户逻辑的集成系统设计
lpc54102例程（两种方案代码详解）
批量制造电池总是出现单只问题的原因
MIXAMPProTR评测 更适合于个人桌面使用
bondE推出一款支持iphone7系列及以上的无线充，外形靓丽，安全可靠
iot的安全考量参数知识分享
UWB传统行业应用情况介绍
关于激光雷达传感器如何投影成二维图像
华为Mate50作为首款支持“北斗短报文通信”的手机被国家博物馆收藏
2千元级5G工业网关，飞凌FCU2201低价网关正式发布！
日本或扩大对韩出口限制名单 三星半导体新技术恐被波及
ChatGPT在工业领域的应用
比特大陆宣布全球暂停销售蚂蚁矿机
中芯国际宣布LCOS背板芯片已进入批量生产
行业 | 5G边缘计算的发展前景与应用