采用SAR结构的8通道12位ADC设计
本文基于上华0.6mm bicmos工艺设计了一个8通道12位串行输出adc，转换核心电路采用逐次逼近型结构，并在总结改进传统结构的基础上，采用了电压定标和电荷定标的复合式dac结构。这种“5+4+3”的分段式复合结构不但避免了大电容引入的匹配性问题，而且由于引入了电阻，减小了电路本身的线性误差。比较器的实现采用多级级联的放大器结构，降低了设计复杂度。最后基于csmc 0.6mm bicmos工艺实现了整体版图设计。
系统结构
sar adc电路结构主要包含五个部分：采样保持电路、比较器、dac、逐次逼近寄存器和逻辑控制单元。转换中的逐次逼近是按对分原理，由控制逻辑电路完成的。其工作过程如下：启动后，控制逻辑电路首先把逐次逼近寄存器的最高位置1，其它位置0，将其存储到逐次逼近寄存器，然后经数模转换后得到一个电压值(大小约为满量程输出的一半)。这个电压值在比较器中与输入信号进行比较，比较器的输出反馈到dac，并在下一次比较前对其进行修正。即输入信号的抽样值与dac的初始输出值相减，余差被比较器量化，量化值再来指导控制逻辑是增加还是减少dac的输出;然后，再次从输入抽样值中减去这个新的dac输出值。不断重复这个过程，直至完成最后一位数字的实现。由此可见，这种数据的转变始终处于逻辑控制电路的时钟驱动之下，逐次逼近寄存器不断进行比较和移位操作，直到完成最低有效位(lsb)的转换。这时逐次逼近寄存器的各位值均已确定，转换操作完成。
由于本设计针对的是串行多路通道转换技术，所以本文在sar adc基本结构的基础上，在模拟输入前端加入多路复用模块，并在输出后端加入并/串转换电路。
图1 整体结构简图和输入等效电路
为实现信号的快速精确转换，sar adc中重要部件是采样保持电路、比较器和dac，等效输入电路如图1所示。在获取数据期间，被选信道作为输入给电容chold充电，获取时间结束后，t/h开关打开，电荷维持在chold上作为信号样本，与dac中产生的模拟信号进行比较，将比较结果输入并/串输出寄存器，在三态总线控制下输出数字位。
电路设计与实现
采样/保持电路的性能高低限定了整个adc的速度和精度，在设计中采用双差分底板采样技术，双差分结构以获得优良的ac性能，另外底板采样技术的应用也极大地减小了电荷注入、时钟馈通以及有限带宽所造成的误差，优化了整体性能。其中比较器的实现采用3个放大器级联结构，这样不仅极大提高了增益，而且减小了比较器的设计难度，提高了电路性能。下面重点讲述dac的设计与实现。
sar adc的速度和分辨率主要受反馈电路中dac的速度、分辨率和线性的限制，精确设计dac是本次设计的重点和关键。传统的sar adc多采用简单的电阻分压式或电容电荷型结构来实现。电阻分压式转换器的优点是只需要用到一种电阻，容易保证制造精度，即使电阻出现较大的误差，也不会出现非单调性。但n位二进制输入的电阻分压式数模转换器需要2n个分压电阻以及同样数量的模拟开关，所以随着位数的增加，其所需元器件的数量会呈几何级数增加，这是它的缺点。单独用这种结构来做一个dac的情况比较少见，但是它却在8位以下的sar adc中常用到。电容电荷型dac的优点是精度较高，但缺点是面积大，对寄生电容敏感，而且还需要两相时钟，增加了设计制造的复杂度。
图2 第8通道对2.5v电压进行转换的输出波形
本文设计的dac采用复合结构。由于本芯片是一个12位精度的adc，要求dac也要达到12位精度，而且对于位数较高的转换器，从芯片面积和性能方面综合考虑，组合结构较单一结构优势显著。因而本文采用5+3+4复合结构实现，即高5位msb采用电容网络实现，中间3位采用电阻网络，而低4位lsb仍用电容网络实现，这样设计避免了不同结构实现上的不足，结合了各自的优点，较好的实现电路设计目标。此dac的优点是具有一定的单调性，因为电阻串本质上是单调的，而且3个数字位只有一种阻值的电阻，不存在电阻失配问题。电阻串不需要预充电，转换速度比电容阵列的转换速度快，但芯片占用面积较大;电容网络最多只需满足5位数字位对应的电容精度要求便可实现12位转换匹配。所以在分配每段位数时，本文在芯片面积和转换速度之间进行了折中考虑。单独对dac进行仿真得到其建立时间仅为12ns。
设计仿真
根据电路功能及指标要求，在cadence环境下用hspice对电路进行仿真。通过控制逻辑精确控制，最后实现12位数字的转换结果，图2为选择第8通道对2.5v电压进行转换的输出波形，实现了模拟信号到数字信号的正确转换。12位adc的工作温度范围为-55℃~125℃，仿真条件为vdd=5.0v，vss=0v，vref=4.096v，vagnd=0v。最后基于csmc 0.6mm bicmos工艺完成了版图设计，面积为2.5×2.2mm2。
本文基于csmc 0.6mm bicmos工艺设计实现了一个12位串行输出adc，采用电压定标和电荷定标组合式数模转换器技术，比较器的实现采用多级级联放大器形式，通过合理的时序控制，实现了较好的性能，转换速率为7.5ms，正常工作电流2.8ma，增益误差小于2lsb，线性误差小于1个lsb，最后版图面积为2.5×2.2mm2，此转换器对于消费电子、汽车电子及便携式产品等方面应用是具有较好性价比的选择。
可控制的RFID技术可以帮助烹饪你信吗
Blu可穿戴手机：是玩笑还是梦想？
诺瓦星云即将上市 今日正式启动发行
骨伽GEX 750W开箱，大功率电源更耐用性能稳定易保值
魅族PRO5高清图赏
采用SAR结构的8通道12位ADC设计
高频电路PCB设计有什么技巧
避开这些坑，轻松选对最适合自己的家用投影仪
韩国荷兰商定构建“半导体同盟”
测高仪使用方法_测高仪使用注意事项
国外对废旧电池的回收处理技术分析
PD受电端协议芯片LDR6328概述、特点及应用
LPDDR和DDR有什么区别？
“人工智能领域的春天来了”“今后考研有了更多的专业选择”
发电机勤换”三滤”可有效延长发电机的寿命
【MM32F5270】Keil开发环境搭建
高通大陆市场重开大门 两岸手机芯片厂再陷苦战
芝加哥家庭用品展
中国移动正在全力打造全球规模最大的5G精品网络并大力推进5G+计划
利用无线传感网络定位技术实现视频监控系统设计
系统结构
sar adc电路结构主要包含五个部分：采样保持电路、比较器、dac、逐次逼近寄存器和逻辑控制单元。转换中的逐次逼近是按对分原理，由控制逻辑电路完成的。其工作过程如下：启动后，控制逻辑电路首先把逐次逼近寄存器的最高位置1，其它位置0，将其存储到逐次逼近寄存器，然后经数模转换后得到一个电压值(大小约为满量程输出的一半)。这个电压值在比较器中与输入信号进行比较，比较器的输出反馈到dac，并在下一次比较前对其进行修正。即输入信号的抽样值与dac的初始输出值相减，余差被比较器量化，量化值再来指导控制逻辑是增加还是减少dac的输出;然后，再次从输入抽样值中减去这个新的dac输出值。不断重复这个过程，直至完成最后一位数字的实现。由此可见，这种数据的转变始终处于逻辑控制电路的时钟驱动之下，逐次逼近寄存器不断进行比较和移位操作，直到完成最低有效位(lsb)的转换。这时逐次逼近寄存器的各位值均已确定，转换操作完成。
由于本设计针对的是串行多路通道转换技术，所以本文在sar adc基本结构的基础上，在模拟输入前端加入多路复用模块，并在输出后端加入并/串转换电路。
图1 整体结构简图和输入等效电路
为实现信号的快速精确转换，sar adc中重要部件是采样保持电路、比较器和dac，等效输入电路如图1所示。在获取数据期间，被选信道作为输入给电容chold充电，获取时间结束后，t/h开关打开，电荷维持在chold上作为信号样本，与dac中产生的模拟信号进行比较，将比较结果输入并/串输出寄存器，在三态总线控制下输出数字位。
电路设计与实现
采样/保持电路的性能高低限定了整个adc的速度和精度，在设计中采用双差分底板采样技术，双差分结构以获得优良的ac性能，另外底板采样技术的应用也极大地减小了电荷注入、时钟馈通以及有限带宽所造成的误差，优化了整体性能。其中比较器的实现采用3个放大器级联结构，这样不仅极大提高了增益，而且减小了比较器的设计难度，提高了电路性能。下面重点讲述dac的设计与实现。
sar adc的速度和分辨率主要受反馈电路中dac的速度、分辨率和线性的限制，精确设计dac是本次设计的重点和关键。传统的sar adc多采用简单的电阻分压式或电容电荷型结构来实现。电阻分压式转换器的优点是只需要用到一种电阻，容易保证制造精度，即使电阻出现较大的误差，也不会出现非单调性。但n位二进制输入的电阻分压式数模转换器需要2n个分压电阻以及同样数量的模拟开关，所以随着位数的增加，其所需元器件的数量会呈几何级数增加，这是它的缺点。单独用这种结构来做一个dac的情况比较少见，但是它却在8位以下的sar adc中常用到。电容电荷型dac的优点是精度较高，但缺点是面积大，对寄生电容敏感，而且还需要两相时钟，增加了设计制造的复杂度。
图2 第8通道对2.5v电压进行转换的输出波形
本文设计的dac采用复合结构。由于本芯片是一个12位精度的adc，要求dac也要达到12位精度，而且对于位数较高的转换器，从芯片面积和性能方面综合考虑，组合结构较单一结构优势显著。因而本文采用5+3+4复合结构实现，即高5位msb采用电容网络实现，中间3位采用电阻网络，而低4位lsb仍用电容网络实现，这样设计避免了不同结构实现上的不足，结合了各自的优点，较好的实现电路设计目标。此dac的优点是具有一定的单调性，因为电阻串本质上是单调的，而且3个数字位只有一种阻值的电阻，不存在电阻失配问题。电阻串不需要预充电，转换速度比电容阵列的转换速度快，但芯片占用面积较大;电容网络最多只需满足5位数字位对应的电容精度要求便可实现12位转换匹配。所以在分配每段位数时，本文在芯片面积和转换速度之间进行了折中考虑。单独对dac进行仿真得到其建立时间仅为12ns。
设计仿真
根据电路功能及指标要求，在cadence环境下用hspice对电路进行仿真。通过控制逻辑精确控制，最后实现12位数字的转换结果，图2为选择第8通道对2.5v电压进行转换的输出波形，实现了模拟信号到数字信号的正确转换。12位adc的工作温度范围为-55℃~125℃，仿真条件为vdd=5.0v，vss=0v，vref=4.096v，vagnd=0v。最后基于csmc 0.6mm bicmos工艺完成了版图设计，面积为2.5×2.2mm2。
本文基于csmc 0.6mm bicmos工艺设计实现了一个12位串行输出adc，采用电压定标和电荷定标组合式数模转换器技术，比较器的实现采用多级级联放大器形式，通过合理的时序控制，实现了较好的性能，转换速率为7.5ms，正常工作电流2.8ma，增益误差小于2lsb，线性误差小于1个lsb，最后版图面积为2.5×2.2mm2，此转换器对于消费电子、汽车电子及便携式产品等方面应用是具有较好性价比的选择。
可控制的RFID技术可以帮助烹饪你信吗
Blu可穿戴手机：是玩笑还是梦想？
诺瓦星云即将上市 今日正式启动发行
骨伽GEX 750W开箱，大功率电源更耐用性能稳定易保值
魅族PRO5高清图赏
采用SAR结构的8通道12位ADC设计
高频电路PCB设计有什么技巧
避开这些坑，轻松选对最适合自己的家用投影仪
韩国荷兰商定构建“半导体同盟”
测高仪使用方法_测高仪使用注意事项
国外对废旧电池的回收处理技术分析
PD受电端协议芯片LDR6328概述、特点及应用
LPDDR和DDR有什么区别？
“人工智能领域的春天来了”“今后考研有了更多的专业选择”
发电机勤换”三滤”可有效延长发电机的寿命
【MM32F5270】Keil开发环境搭建
高通大陆市场重开大门 两岸手机芯片厂再陷苦战
芝加哥家庭用品展
中国移动正在全力打造全球规模最大的5G精品网络并大力推进5G+计划
利用无线传感网络定位技术实现视频监控系统设计