在pcba打样中,在满足电路功能要求的前提下,应尽量使用敏感电压阈值高的元器件。因为一个线路板的静电、放电敏感度,取决于该线路板内敏感电压阈值最低的元器件。
pcba打样使用元器件应注意的问题
1、限制输出电流,能避免cmos电路产生锁定效应
锁定效应是指在cmos电路的内部结构上存在着寄生的pnp晶体管和npn晶体管,而它们之间又恰好构成了一个寄生的pnpn可控硅结构。这种互锁的正反馈结构可能因外部因素(如静电放电)的触发,就会在pnp管(或npn管)上流过电流,再经过另一只寄生的npn管(或pnp管)使电流放大,并且由于正反馈作用使电流越来越大而最终烧毁。可见,限制电流使其不能达到维持锁定状态的水平,是pcba打样时对cmos器件要考虑的问题之一。
常用的解决办法是用一只电阻器来把每一个输出端同其电缆线隔开,并且用两只高速开关二极管用电缆线钳位到vdd(漏极电源)和vss(源极电源)上。
2、使用滤波器网络
在cmos电路系统和机械接点之间有时需要长的输入电缆线,这时便增加了受电磁干扰的可能性,应考虑使用滤波器网络。同时,长的输入线路必然伴随着较大的分布电容和分布电感,很容易形成lc自激振荡,导致保护网络的二极管烧损。解决的方法是在输入端串接一个电阻器,其阻值可按公式r=vdd/1ma选定。
3、rc网络
在确实可行的地方,对于双极性器件的敏感输入端,使用电阻值较大的电阻器和至少100pf的电容器组成的rc网络,可以降低静电放电的影响。
4、避免cmos器件输入管脚悬空
在pcba打样中,要避免已焊接到线路板上的cmos器件的输入端被悬空。同时,要注意cmos器件上所有不用的多余输入引线不允许悬空。这是因为输入端一旦悬空,输入电位将处于不稳定状态,不但会破坏电路的正常逻辑关系,而且易产生静电击穿、外界噪声干扰等现象。对于多余输入端要根据电路的功能分别处理。
摩尔定律放缓,看科学家另辟他径挖掘芯片性能
关于处理FPGA输出时钟和数据的方法介绍
基于STC89C52单片机的校园食堂RFID一卡通设计
三星Galaxy Note II港行今日上市 售5698港币
快递位居世界第一 净利润普遍获得50%增长 大数据是助力
PCBA打样元器件使用应该注意的4大问题
iOS11六大功能大揭秘你值得拥有!iOS11测试版更新教程以及iOS11文件描述地址链接,体验iOS11惊喜
中国北斗企业“走出去”要如何走出去?
华米智能手表评测 不够完美依然优秀
人工智能、深度学习技术运用于安防行业已经成为行业趋势
避免咖啡机因原料不足而引起故障的传感器
5G时代三大运营商决战MEC将会给生活带来怎样的改变
爽呆了:iPhone8新产品曝光!
MIMOS首款经过临床测试的非侵入性血糖仪,预计2019年底上市
三款激光测距仪介绍
发电机的工作原理
mpls技术的核心是什么 标签转发过程是怎样的
专家观点:决定Nokia TV成败的六大关键
RS232自由转Profinet网关rs232转网线
AR/VR热管理方案