FPGA之主时钟约束解析

约束主时钟
在这一节开讲之前,我们先把wave_gen工程的wave_gen_timing.xdc中的内容都删掉,即先看下在没有任何时序约束的情况下会综合出什么结果?
对工程综合并implementation后,open implemented design,会看到下图所示内容。
可以看到,时序并未收敛。可能到这里有的同学就会有疑问,我们都已经把时序约束的内容都删了,按我们第一讲中提到的“因此如果我们不加时序约束,软件是无法得知我们的时钟周期是多少,par后的结果是不会提示时序警告的”,这是因为在该工程中,用了一个mmcm,并在里面设置了输入信号频率,因此这个时钟软件会自动加上约束。
接下来,我们在tcl命令行中输入report_clock_networks -name main,显示如下:
可以看出,vivado会自动设别出两个主时钟,其中clk_pin_p是200mhz,这个是直接输入到了mmcm中,因此会自动约束;另一个输入时钟clk_in2没有约束,需要我们手动进行约束。
或者可以使用check_timing -override_defaults no_clock指令,这个指令我们之前的内容讲过,这里不再重复讲了。
在tcl中输入
create_clock -name clk2 -period 25 [get_ports clk_in2] 注:在vivado中,可以直接通过tcl直接运行时序约束脚本,运行后vivado会自动把这些约束加入到xdc文件中。
再执行report_clock_networks -name main,显示如下:
可以看到,主时钟都已被正确约束。


科技如何塑造明日的健康之路?
LOTO虚拟示波器软件功能演示之——FIR数字滤波
小米9和荣耀V20哪个最值得买
发改委:以全面开放推动船舶工业高质量发展
烽火OPGW光缆提速铁路新基建
FPGA之主时钟约束解析
请教比较器和运放可以不经三极管而直接驱动光耦吗?
三极管的判定步骤
USB硬件接口类型速览
如何才能有效地缓解海量真实源DDoS攻击
量子时代该如何加密?密码在算力前都将失效
錼创8月底试产Micro LED芯片,巨量转移速率达10,000颗/秒
推荐几款性价比高,支持快充协议的的无线充电宝
液位控制器怎么调试
第三代半导体或将迎来发展浪潮
美国发现在高压下发现室温超导,有助于创造最优效率的电力系统
如何根据伺服电机来配合减速机
三大无线技术 智能家居如何选择
马云新开酒吧取名“HHB平头哥”,不以挣钱为目的
DRAM、NAND闪存芯片供不应求,三星Q4营利980亿元