RF-ADC后台校准原理及收敛时间测量
各位亲爱的老铁们，转眼间，2023年就只剩最后的一个季度了，相信各位在座的时间管理大师已经在“决战四季度，大干一百天”的觉悟中疯狂输出。今天超强冷空气杀过来，各位已经能感受到什么是真正的寒冬将至。虽然工作时间紧迫，但是学习依然不能落下，今天主要给大家介绍一下rf-adc后台校准原理及收敛时间测量，内容实属硬核，大家需要慢慢品。
知识背景介绍
对于高速数字信号应用来说，实现更高采样率的高精度adc 的行之有效的方法是采用多通道时间交织（time-interleaved）结构，即使用m 片adc芯片通过并行交替采样方式来实现更高的采样率。系统采样率相对于单片adc 提升了m 倍。
由于信号延迟以及制造工艺等原因，各通道间总存在一些非理想因素如偏置失配、增益失配以及时序失配等，这些失配导致adc 系统性能下降，因此需要采取校正措施抑制或者消除这类失配。
本文首先介绍ti-adc的原理及通道间各类失配对adc性能的影响；然后测试并分析rf-vu3p中后台校正大致完成时间，为后续快速校准的工作提供理论基础。
知识点1：ti-adc基本原理及误差分析
本节首先介绍ti-adc的工作原理，建立了包含各类通道间失配的失配模型，在此基础上分析不同失配对ti-adc性能影响，为后续测试提供理论依据。
1.1ti-adc工作原理
时间交织adc 的系统结构如图1所示：
图1 m次时间交织adc阵列及时钟方案
系统包含了m 个并行相同的子adc(sub-adc)。每个sub-adc都有独立的采样保持器（sample and hold），分别对同一个模拟输入信号x(t)进行采样，相邻两个sub-adc相位差为2π/m。从整个时间交织系统看，输入信号x(t)被以 fs=m*fsub 的频率采样，系统采样率提高了m 倍。理想情况下，每个sub-adc 的性能完全相同，采样间隔均匀，整个adc系统的转换速率相对于sub-adc 提升m 倍。
现在对信号x(t)以系统频率为fs采样。理想情况下，相邻子通道的采样间隔为mts，相邻两个子通道adc 之间采样的相位差为2π/m，以间隔为mts的冲激串pm(t)采样得到的采样序列为：
1.2时间交织adc失配建模
时间交织技术优势是增加了带宽，使得频率规划更为轻松，并且可以降低在adc输入端使用抗混叠滤波器带来的复杂性以及成本。理想情况下，ti-adc各通道等时间间隔地采样数据，然而受限于工艺制造技术等现实问题，导致各sub-adc参考电压不一致，引入偏置误差；sub-adc间运放的放大倍数不一致，引入增益误差；采样时钟的相位间隔不同，引入了时序失配。
这些失配在输出频谱上表现为周期性杂散，降低ti-adc的snr及sfdr等动态性能。随交织通道数目的增加，通道间失配对ti-adc的性能影响越严重。因此需要对ti-adc失配误差进行建模，量化各类失配误差对ti-adc的影响。
1.2.1偏置失配
图2以2路交织采样为例，展示sub-adc参考电压不一致造成的杂散：
图2 偏置失配
ti-adc输出以 fs/m 在m路sub-adc中切换，且由于偏置失调为直流分量，因此固定在输出频谱 ±k*fs/m 处产生杂散，杂散幅度取决于偏置失调幅度。
1.2.2增益失配
图3以2路交织采样为例，展示sub-adc增益失配造成杂散：
图3 增益失配
增益失配将会产生位于 ±(k*fs/m±fin) 处的杂散。校准过程中为了降低增益失配引入的杂散，将其中一个sub-adc作为基准，调整其他sub-adc的增益为与基准尽可能接近的值。各sub-adc的增益匹配度越高，该杂散越小。
1.2.3时序失配
图4以2路交织采样为例，展示sub-adc时序失配造成杂散。与增益失配类似，时序失配产生的杂散位于±(k*fs/m±fin) 处。
图4 时序失配
1.2.4ti-adc失配模型
图5为m通道ti-adc包含偏置失配、增益失配和时序失配的失配模型。其中，a0,a1,...,am为各sub-adc通道的偏置；b0,b1,...,bm 为各通道的增益；r0t,r1t,...rmt为各通道采样时钟偏差，|rm|<1,m=0,1,2,...,m-1。
图5 m通道ti-adc失配误差模型
知识点2：ti-adc后台校准时间测量
本节定量分析三类通道间失配对ti-adc性能的影响。输入信号采用正弦信号；分析某类误差时，将其他两类失配置零。由上节失配模型可知，仅存在偏置失配时，杂散位置位于：±kfs/m ；其他两类杂散位置位于：±(kfs/m±fin) 。
rf-vu3p中使用校正技术来降低各类失配带来的影响，从而实现高精度高采样率的ti-adc。通道间校正分为前台校正和后台校正两阶段。前台校正在rf-adda硬核上电过程中ip控制下自动完成，本文不做研究；后台校正用于校正由温度等环境影响引入的通道间失配，共有三种校正算法：偏置校准(ocb)、增益校准(gcb)和时序校准(tscb)。
rf-vu3p中ocb校准参数寄存器不可见。通过抓取后台校准过程中，gcb和tscb系数的变化曲线，使用失配模型分析后台校准系数收敛时间。
2.1rf-vu3p后台校准系数捕获
后台校准系数捕获及收敛时间计算过程：
冻结校准；
dac发送正弦波；
校准解冻[start time]；
启用计时器 && 捕获系数；
计算系数收敛时间。
图6 系数捕获模块
rf-vu3p工程基于rfdc example design制作，添加了图6所示结构捕获后台校准寄存器系数。制作了vitis工程来编写microblaze的驱动文件，用于和下位机进行命令收发和数据传递。
2.2后台校准系数收敛时间量化
测试条件如下：
adda采样率：3932.16mhz；
axi_lite时钟：57.5mhz；
系数分辨率：1ms；
输入信号：200mhz单音信号。
2.2.1收敛时间粗量化
图7为gcb寄存器系数随时间变化曲线。每个tile的adc共有4个gcb参数寄存器，每个寄存器为32bit。gcb_regn[27:16]为校准code，gcb_regn[15:0]仅参与系数收敛计算，gcb_regn[31:28]恒为0。
图7 gcb各系数寄存器系数随时间变化曲线
此处系数收敛判断条件是，系数中的校准code与最终收敛的校准code差值小于等于1个lsb，且持续时间大于5个捕获周期。此方法评估gcb系数收敛时间为0.68s。
图8为tscb寄存器系数随时间变化曲线。每个tile的adc共有8个tscb参数寄存器，每个寄存器为32bit。tscb_regn[23:16]和tscb_regn[7:0]为sub-adc n的校准code，其余位为0。
图8 tscb各系数寄存器系数随时间变化曲线
此处系数收敛判断条件是，系数中的校准code与最终收敛的校准code差值小于等于1个lsb，且持续时间大于5个捕获周期。此方法评估tscb系数收敛时间为6.22s。
2.2.2收敛时间模型量化
图9左图为基于失配模型计算得到的sfdr随单通道tscb校准code误差变化曲线，右图为误差code=100时频率响应。
图9 sfdr随tscb校准code变化曲线
图10左图为基于失配模型计算得到的sfdr随单通道gcb校准code误差变化曲线，右图为误差code=100时频率响应。
图10 sfdr随gcb校准code变化曲线
图11为基于失配模型计算得到的sfdr随时间变化曲线，左侧为tscb，右侧为gcb。由图可得tscb、gcb收敛时间和粗量化时间大致相同。
图11 基于失配模型得到sfdr随时间变化
战术总结
今天主要给各位介绍了rf-adc后台校准原理及收敛时间测量，由于内容太硬了，为了方便大家硬饭软吃，欢迎大家在评论区交流讨论，一起学习进步。
华西基于5G的网联无人机，打造多方联动的5G应用新模式
智能网联汽车离我们的生活还有多远
聊聊单片机8051的发展史
iPhone 7 Plus和三星Note 7 哪个更好
爱立信与德国电信联合为宝马和欧司朗的个别工厂部署了专网
RF-ADC后台校准原理及收敛时间测量
三星添加晶元光电为芯片供应商，主要用在Micro LED电视系列
凯恩股份进军电池业“落空”
无源器件在大功率条件下S参数的变化量
插混汽车和油混汽车在市场中谁更具有优势
ORC团队引领光学计量学大变革
新一代LED光耦电路设计，改进老化和能耗
2018年度的国际固态电路会议：几项最新影像传感器技术亮相
输出过冲原因及改善措施
使用Processing与Arduino进行交互将MPU6050数据进行3D建模展示
德州仪器AFE传感器技术助力汽车雷达系统探测道路的安全性
什么是磨床
中航智亮相2019全球无人机应用防控展 展示两款全新无人直升机
电阻应变式压力传感器工作原理
锐龙7 4800H性能表现优异 接近桌面级主流旗舰酷睿i9-9900HK
知识背景介绍
对于高速数字信号应用来说，实现更高采样率的高精度adc 的行之有效的方法是采用多通道时间交织（time-interleaved）结构，即使用m 片adc芯片通过并行交替采样方式来实现更高的采样率。系统采样率相对于单片adc 提升了m 倍。
由于信号延迟以及制造工艺等原因，各通道间总存在一些非理想因素如偏置失配、增益失配以及时序失配等，这些失配导致adc 系统性能下降，因此需要采取校正措施抑制或者消除这类失配。
本文首先介绍ti-adc的原理及通道间各类失配对adc性能的影响；然后测试并分析rf-vu3p中后台校正大致完成时间，为后续快速校准的工作提供理论基础。
知识点1：ti-adc基本原理及误差分析
本节首先介绍ti-adc的工作原理，建立了包含各类通道间失配的失配模型，在此基础上分析不同失配对ti-adc性能影响，为后续测试提供理论依据。
1.1ti-adc工作原理
时间交织adc 的系统结构如图1所示：
图1 m次时间交织adc阵列及时钟方案
系统包含了m 个并行相同的子adc(sub-adc)。每个sub-adc都有独立的采样保持器（sample and hold），分别对同一个模拟输入信号x(t)进行采样，相邻两个sub-adc相位差为2π/m。从整个时间交织系统看，输入信号x(t)被以 fs=m*fsub 的频率采样，系统采样率提高了m 倍。理想情况下，每个sub-adc 的性能完全相同，采样间隔均匀，整个adc系统的转换速率相对于sub-adc 提升m 倍。
现在对信号x(t)以系统频率为fs采样。理想情况下，相邻子通道的采样间隔为mts，相邻两个子通道adc 之间采样的相位差为2π/m，以间隔为mts的冲激串pm(t)采样得到的采样序列为：
1.2时间交织adc失配建模
时间交织技术优势是增加了带宽，使得频率规划更为轻松，并且可以降低在adc输入端使用抗混叠滤波器带来的复杂性以及成本。理想情况下，ti-adc各通道等时间间隔地采样数据，然而受限于工艺制造技术等现实问题，导致各sub-adc参考电压不一致，引入偏置误差；sub-adc间运放的放大倍数不一致，引入增益误差；采样时钟的相位间隔不同，引入了时序失配。
这些失配在输出频谱上表现为周期性杂散，降低ti-adc的snr及sfdr等动态性能。随交织通道数目的增加，通道间失配对ti-adc的性能影响越严重。因此需要对ti-adc失配误差进行建模，量化各类失配误差对ti-adc的影响。
1.2.1偏置失配
图2以2路交织采样为例，展示sub-adc参考电压不一致造成的杂散：
图2 偏置失配
ti-adc输出以 fs/m 在m路sub-adc中切换，且由于偏置失调为直流分量，因此固定在输出频谱 ±k*fs/m 处产生杂散，杂散幅度取决于偏置失调幅度。
1.2.2增益失配
图3以2路交织采样为例，展示sub-adc增益失配造成杂散：
图3 增益失配
增益失配将会产生位于 ±(k*fs/m±fin) 处的杂散。校准过程中为了降低增益失配引入的杂散，将其中一个sub-adc作为基准，调整其他sub-adc的增益为与基准尽可能接近的值。各sub-adc的增益匹配度越高，该杂散越小。
1.2.3时序失配
图4以2路交织采样为例，展示sub-adc时序失配造成杂散。与增益失配类似，时序失配产生的杂散位于±(k*fs/m±fin) 处。
图4 时序失配
1.2.4ti-adc失配模型
图5为m通道ti-adc包含偏置失配、增益失配和时序失配的失配模型。其中，a0,a1,...,am为各sub-adc通道的偏置；b0,b1,...,bm 为各通道的增益；r0t,r1t,...rmt为各通道采样时钟偏差，|rm|<1,m=0,1,2,...,m-1。
图5 m通道ti-adc失配误差模型
知识点2：ti-adc后台校准时间测量
本节定量分析三类通道间失配对ti-adc性能的影响。输入信号采用正弦信号；分析某类误差时，将其他两类失配置零。由上节失配模型可知，仅存在偏置失配时，杂散位置位于：±kfs/m ；其他两类杂散位置位于：±(kfs/m±fin) 。
rf-vu3p中使用校正技术来降低各类失配带来的影响，从而实现高精度高采样率的ti-adc。通道间校正分为前台校正和后台校正两阶段。前台校正在rf-adda硬核上电过程中ip控制下自动完成，本文不做研究；后台校正用于校正由温度等环境影响引入的通道间失配，共有三种校正算法：偏置校准(ocb)、增益校准(gcb)和时序校准(tscb)。
rf-vu3p中ocb校准参数寄存器不可见。通过抓取后台校准过程中，gcb和tscb系数的变化曲线，使用失配模型分析后台校准系数收敛时间。
2.1rf-vu3p后台校准系数捕获
后台校准系数捕获及收敛时间计算过程：
冻结校准；
dac发送正弦波；
校准解冻[start time]；
启用计时器 && 捕获系数；
计算系数收敛时间。
图6 系数捕获模块
rf-vu3p工程基于rfdc example design制作，添加了图6所示结构捕获后台校准寄存器系数。制作了vitis工程来编写microblaze的驱动文件，用于和下位机进行命令收发和数据传递。
2.2后台校准系数收敛时间量化
测试条件如下：
adda采样率：3932.16mhz；
axi_lite时钟：57.5mhz；
系数分辨率：1ms；
输入信号：200mhz单音信号。
2.2.1收敛时间粗量化
图7为gcb寄存器系数随时间变化曲线。每个tile的adc共有4个gcb参数寄存器，每个寄存器为32bit。gcb_regn[27:16]为校准code，gcb_regn[15:0]仅参与系数收敛计算，gcb_regn[31:28]恒为0。
图7 gcb各系数寄存器系数随时间变化曲线
此处系数收敛判断条件是，系数中的校准code与最终收敛的校准code差值小于等于1个lsb，且持续时间大于5个捕获周期。此方法评估gcb系数收敛时间为0.68s。
图8为tscb寄存器系数随时间变化曲线。每个tile的adc共有8个tscb参数寄存器，每个寄存器为32bit。tscb_regn[23:16]和tscb_regn[7:0]为sub-adc n的校准code，其余位为0。
图8 tscb各系数寄存器系数随时间变化曲线
此处系数收敛判断条件是，系数中的校准code与最终收敛的校准code差值小于等于1个lsb，且持续时间大于5个捕获周期。此方法评估tscb系数收敛时间为6.22s。
2.2.2收敛时间模型量化
图9左图为基于失配模型计算得到的sfdr随单通道tscb校准code误差变化曲线，右图为误差code=100时频率响应。
图9 sfdr随tscb校准code变化曲线
图10左图为基于失配模型计算得到的sfdr随单通道gcb校准code误差变化曲线，右图为误差code=100时频率响应。
图10 sfdr随gcb校准code变化曲线
图11为基于失配模型计算得到的sfdr随时间变化曲线，左侧为tscb，右侧为gcb。由图可得tscb、gcb收敛时间和粗量化时间大致相同。
图11 基于失配模型得到sfdr随时间变化
战术总结
今天主要给各位介绍了rf-adc后台校准原理及收敛时间测量，由于内容太硬了，为了方便大家硬饭软吃，欢迎大家在评论区交流讨论，一起学习进步。
华西基于5G的网联无人机，打造多方联动的5G应用新模式
智能网联汽车离我们的生活还有多远
聊聊单片机8051的发展史
iPhone 7 Plus和三星Note 7 哪个更好
爱立信与德国电信联合为宝马和欧司朗的个别工厂部署了专网
RF-ADC后台校准原理及收敛时间测量
三星添加晶元光电为芯片供应商，主要用在Micro LED电视系列
凯恩股份进军电池业“落空”
无源器件在大功率条件下S参数的变化量
插混汽车和油混汽车在市场中谁更具有优势
ORC团队引领光学计量学大变革
新一代LED光耦电路设计，改进老化和能耗
2018年度的国际固态电路会议：几项最新影像传感器技术亮相
输出过冲原因及改善措施
使用Processing与Arduino进行交互将MPU6050数据进行3D建模展示
德州仪器AFE传感器技术助力汽车雷达系统探测道路的安全性
什么是磨床
中航智亮相2019全球无人机应用防控展 展示两款全新无人直升机
电阻应变式压力传感器工作原理
锐龙7 4800H性能表现优异 接近桌面级主流旗舰酷睿i9-9900HK