在fpga的时序约束中,主时钟约束是第一步就要做的,主时钟通常有两种情形:一种是时钟由外部时钟源提供,通过时钟引脚进入fpga,该时钟引脚绑定的时钟为主时钟:另一种是高速收发器(gt)的时钟rxoutclk或txoutclk。对于7系列fpga,需要对gt的这两个时钟手工约束:对于ultrascale fpga,只需对gt的输入时钟约束即可,vivado会自动对这两个时钟约束。
对于进入到ip core(比如mmcm)的主时钟,只有我们在ip core中指定了时钟频率,那么vivado会自动产生一个约束文件来约束该输入的主时钟。
我们以vivado自带的wave_gen工程为例,该工程中输入一对差分的时钟信号,进入到mmcm中,我们无需再对这个主时钟添加约束。
可以看到,综合后这个时钟已经被约束了:
这是因为该ip生成的xdc文件中,已经包含了对这个主时钟的约束,如下图:
所以很多同学可能误以为只要是进了ip core的主时钟,都不需要再手动添加约束了。
但如果收入的差分时钟先经过了ibufds,然后再以单独的形式进入了mmcm:
综合后,可以看到该时钟是没有被约束的:
此时由于输入时钟并非来自管脚,所以source选择为global buffer
再看刚刚的clk_core.xdc文件,已经没有产生主时钟的约束了:
为什么会没有这个约束了呢?因为输入的时钟并非来自管脚,ip core并不知道从哪个pin输入的,所以就无法添加主时钟的约束,此时就需要我们再手动添加约束。
OpenHarmony 3.1 Release版本功能一览
台湾工研院发表了多项软性显示及触控新技术
贸泽最新一期的Methods技术电子杂志:5G未来展望
AI推动城市安防革新 智慧安防赋能智慧城市
便携式智能驱动器让PCB布局更规整
进入IP Core的时钟,都不需要再手动添加约束吗
纳微半导体新一代氮化镓功率芯片NV6128问世,全新额定电压650V/800V的大功率
什么是气体放电管?
Tableau Mobile全新在线/离线流程
AMD高管称英特尔代工服务注定会失败
spdif是什么接口 spdif是什么意思
办公软件是office比较好还是wps比较好
关于智能音箱未来的发展路在何方
董明珠成功连任格力电器董事长
可控硅(晶闸管)的工作原理
工具类小程序难“出圈”?
基于Flash体系的长距离、抗干扰的车载激光雷达芯片
小米6Plus什么时候上市?小米6Plus最新消息:小米6Plus备货量感人,骁龙835+8GB+MIUI9
简易水位报警器制作_制作简单的水满报警器
让投影画质惊人提升 投影幕选购秘籍