TAS5731M上电时序分析

作者：ti analog fae betty guo
在典型的音频功放应用中，通常使用音频dac输出i2s信号送到数字音频功放进行音频放大。音频dac会根据外围不同的配置来确定其作为master还是slave 模式，音频功放通常作为slave接受来自master 的i2s数据。cs5343是一款音频dac，其通过i2s信号中的sdout的电平状态来确定主从模式。在cs5343和tas5731m结合使用时，两颗芯片精确的上电时序控制是至关重要的，否则会出现偶尔没有声音的问题。具体分析如下。
tas5731m介绍：
tas5731m 是一款集成dsp 和支持2.1模式的2*30w高效数字音频d类功放，可以用于驱动立体声桥式扬声器，可接受宽范围额输入数据和传输速率。tas5731m 只可作为从设备工作，接收外部的所有时钟和数据信号。根据采样率不同，tas5731m工作时会在384khz开关速率至352khz开关速率直接进行pwm调制。
tas5731m 电源轨介绍：
tas5731m 存在三个电源轨，pvdd, avdd以及dvdd。pvdd用于对半桥供电，供电范围支持8v-24v，avdd及dvdd分别是对内部的模拟器件和数字电路供电，支持3.3v。在实际应用中，会简化电路可将avdd和dvdd采用一个3.3v电源共同提供。
tas5731m上电时序分析：
由于tas5731m内部集成了dsp数字电路以及半桥等模拟电路，上电时序对器件正常工作是至关重要的。如下图1所示为tas5731m推荐上电时序：
图1 tas5731m 推荐上电时序
为保证芯片内部逻辑控制正确，须要保证avdd/dvdd首先上电，确定各个端口保持在稳定电平。在avdd/dvdd达到稳定电平之前，pdn以及reset引脚需一直处于低电平，保证芯片处于复位状态。在avdd/dvdd达到稳定电平之后，所有逻辑电平状态已经确定，再将pdn和reset以及pvdd拉高和上电，让芯片开始正常工作。
从上图1标注可以看出，能够保证端口电平稳定的avdd/dvdd的值约为3v，结合到tas5731m datasheet中提到，当pvdd达到7.6v和avdd/dvdd达到2.7v时，所有电路才可以正常工作。原因在于tas5731m内部有1.8vldo，用于确定端口的电平状态。1.8v ldo 通过avdd 3.3v供电，由于ldo 存在压降，所以在avdd上升到2.7v及以上时，ldo开始工作输出稳定1.8v电压，确定各逻辑电平状态。1.8v ldo电压可以通过pin18 vr-dig测量。
下图2为在相同测试条件下，不同测试时间tas5731m sdin(黄色)avdd(红色)sclk(蓝色)的波形。sdin引脚通过上拉电阻拉到avdd。可以看出，在avdd未达到2.7v之前，sdin引脚的会出现不同的高低电平。特别是在avdd刚好到达2.7v左右时，sdin的电平会突然进行切换，然后由上拉电阻再提到到3.3v。
因此，对于音频dac cs5343+tas5731m的应用场景, 音频dac cs5343上电之后会立刻检测sdout,对应tas6731m 为sdin引脚的电平状态确定其工作状态，电平为高处于master模式，输出i2s信号；电平为低，处于slave 模式，不输出i2s信号。若cs5343在tas5731m avdd电平没有达到2.7v之前去检测sdin电平状态，就会检测出低电平情况，cs5343被认为作为slave模式工作，导致没有声音输出。
针对这种情况，有两种解决方案：
1. 改变上电时序。由于dac需要检测sdin电平状态，可以保证先让tas5731m供电稳定，然后再给cs5343供电。
2. 采用硬件控制模式的音频dac，如pcm1808+tas5731m。pcm1808可通过硬件引脚电平配置确定其主从模式。