分析音频DAC抖动灵敏度
本应用笔记描述了采样时钟抖动（时间间隔误差或“tie抖动”）如何影响δ数模转换器（dac）的性能。新的见解解释了在这些器件中分别指定低频（ 2x 通带频率）抖动容限的重要性。本文还提供了一个简单的高度抖动周期跳跃采样时钟的应用示例，并描述了一种生成适当宽带抖动时钟的方法。然后，本文将maxim的音频dac抖动容限与竞争对手的音频dac进行比较。maxim具有极高的抖动容限，可实现非常简单、低成本的采样时钟实现。
高性能音频数模转换器（dac）传统上需要一个非常干净的采样主时钟（mclk），以避免音频质量下降。时钟源通常直接来自晶体振荡器，其产生的抖动通常小于100ps。在某些系统中，音频过采样频率（通常是3.072mhz或2.8224mhz的倍数）不是晶体振荡器参考频率的方便部分。虽然这些系统可以实现小数n分频pll来创建所需的音频mclk频率，但这种基于pll的频率基准通常具有多个参考频率杂散和大量的低频抖动。此外，这些基于pll的频率基准通常无法在不超过所需引脚数、面积或功耗目标的情况下使抖动足够低。然而，有一个解决这一困境的办法。可以容忍高抖动的音频dac允许在此类系统中使用更简单的采样时钟基准。
了解抖动容限
高抖动容限很重要，因为它：
在存在抖动的情况下最大限度地提高音频信号质量
通过使用更简单的抖动时钟源降低系统复杂性或物料清单 （bom）
无需高频 mclk，从而降低功耗和电磁干扰 （emi）
目前没有评估抖动容限的标准方法。音频精度 2700 （ap2700） 音频分析仪可以产生时钟抖动，但它产生的大部分是低频抖动（主要低于奈奎斯特音频采样率），如图 1 所示。
图1.ap5 产生的 2700ns “宽带”抖动频谱。
抖动容限测试设置
使用两个不同的抖动时钟源来比较多个dac的抖动灵敏度。第一个抖动时钟是来自12mhz基准的288.25mhz周期跳跃时钟。这在11khz以上产生~40ns的抖动，在0khz以下产生~37.40ns的抖动。该 时钟 是 使用 ni pxi-5421® 100mhz 任意 波形 发生 器 （arb） 创建 的， 该 发生 器 提供 所需 的 时钟 模式。
第二个抖动时钟是使用相同的arb创建的宽带白色抖动时钟。arb产生一个6.144mhz的正弦波，并增加白噪声，然后通过max999比较器馈送，产生具有大量宽带抖动的方波时钟。
使用lecroy waverunner® 104mxi-a 1ghz示波器使用时间间隔误差（tie）抖动测量来测量抖动。上升沿和下降沿在两个测试文件中都会抖动。
为此评估创建的宽带抖动时钟具有真正的宽带（白色）抖动频谱，适用于评估对宽带抖动的灵敏度。参见图 2、3 和 4。这种真正的白色抖动频谱不太可能在实际应用中找到;但是，这是一个很好的抖动容限测试，因为它将揭示任何特定频率范围内的抖动敏感性。
图2.用于此分析的宽带 5.9ns rms 白抖动频谱。
图3.5.9ns宽带抖动直方图。
图4.示波器捕获3.072mhz时钟，具有5.9ns宽带白抖动。
本研究使用的跳周期时钟如图5所示，该时钟的抖动频谱如图6和图7所示。该周期跳跃时钟测试表明，dac可以容忍非常容易生成、极其抖动的时钟，而无需pll。只需少量逻辑即可跳过任何频率基准的时钟周期，以生成任何（较低频率）采样时钟。这种类型的时钟生成不需要滤波或反馈环路。
图5.12.288mhz mclk与周期跳跃的25mhz时钟的瞬态图。
图6.从12mhz参考时钟周期跳过的288.25mhz mclk抖动频谱。
图7.周期跳跃时钟的低频抖动频谱。
maxim的几个器件，包括音频编解码器（max98089和max98096）和max98355/max98356功率放大器，都受益于高抖动容限dac。 这些器件的额定值可在 0 至 5khz 频段内承受高达 0.40ns 的抖动，在 12khz 频段上可承受 40ns 的抖动。有了这个抖动量，这些器件将显示以下抖动引起的性能限制（不包括电路噪声）：
-108db thd+n，1khz 满量程音调
-96.5db thd+n，6khz满量程音调
-87db thd+n，20khz 满量程音调
105db 动态范围和信噪比 （snr）
thd+n性能结果仅受低频抖动（ 40khz）的影响。
图8、9、10和11显示了maxim max98355功率放大器使用高抖动时钟源测量的音频性能与一组竞争dac的比较。除竞争对手 2 外，所有这些竞争部件都声称它们对时钟抖动不敏感，但没有提供抖动容限规格。
抖动容限测试结果
图8.动态范围下降，11.5ns rms周期跳跃时钟抖动。
注意，max98355的动态范围不会随着周期跳跃的抖动时钟而降低。因此，max98355在时钟抖动时的性能比“120db dac”高出20db以上。
图9.宽带白抖动导致动态范围下降。
竞争对手 3 的 5.5ns 和 9.3ns 抖动性能以及竞争对手 5 的 9.2ns 抖动性能是外推的，因为该器件在这些抖动电平下实际上无法正常工作;它们开始下降位，实际测量的动态范围低于该图所示。
图 10.1khz thd+n 性能随时钟抖动而下降。
图 11.20khz thd+n 性能随时钟抖动而下降。
结论
本应用笔记介绍了一种测试音频dac抖动容限的方法。音频dac对低频和高频频段抖动的响应不同，因此有助于分别指定抖动频谱这两个频段的容差。容忍高抖动的dac允许更简单的采样时钟实现，而不会降低音频质量。
怎样区分感应电压、虚电压和漏电压？
GD32E5 系列定时器全面助力工业互联网
未来10年医疗金融保险会因为人工智能发生翻天覆地的变化
AD7170: 12-Bit Low Power ΣW
巴斯夫：现代厨房应该是这样的
分析音频DAC抖动灵敏度
浅谈Snap研发AR眼镜和自拍无人机
始终坚持不国产,“进口车型品质可靠，质量非常高”,不少朋友购买雷克萨斯就是因为纯进口！
电动球阀的类型及特点
华为助力民航构筑稳定、安全的数字底座与开放平台
第二代AirPods Pro迎来自适应通透模式
直线电机模组激光切割机变革之路
噪音滤波器MAF系列以及贴片压敏电阻AVR系列的组合应用特点是什么
云计算的云文档管理带来的五大好处
led芯片结构
以太网交换芯片发展分析
致真精密仪器获数千万元A轮融资
中国移动杨杰：根据5G网络差异化服务提供分层分级保障
佳明手持GPS eTrex 302
Q3季度下旬显卡价格将调整 或因DRAM颗粒涨价而上调价格
高性能音频数模转换器（dac）传统上需要一个非常干净的采样主时钟（mclk），以避免音频质量下降。时钟源通常直接来自晶体振荡器，其产生的抖动通常小于100ps。在某些系统中，音频过采样频率（通常是3.072mhz或2.8224mhz的倍数）不是晶体振荡器参考频率的方便部分。虽然这些系统可以实现小数n分频pll来创建所需的音频mclk频率，但这种基于pll的频率基准通常具有多个参考频率杂散和大量的低频抖动。此外，这些基于pll的频率基准通常无法在不超过所需引脚数、面积或功耗目标的情况下使抖动足够低。然而，有一个解决这一困境的办法。可以容忍高抖动的音频dac允许在此类系统中使用更简单的采样时钟基准。
了解抖动容限
高抖动容限很重要，因为它：
在存在抖动的情况下最大限度地提高音频信号质量
通过使用更简单的抖动时钟源降低系统复杂性或物料清单 （bom）
无需高频 mclk，从而降低功耗和电磁干扰 （emi）
目前没有评估抖动容限的标准方法。音频精度 2700 （ap2700） 音频分析仪可以产生时钟抖动，但它产生的大部分是低频抖动（主要低于奈奎斯特音频采样率），如图 1 所示。
图1.ap5 产生的 2700ns “宽带”抖动频谱。
抖动容限测试设置
使用两个不同的抖动时钟源来比较多个dac的抖动灵敏度。第一个抖动时钟是来自12mhz基准的288.25mhz周期跳跃时钟。这在11khz以上产生~40ns的抖动，在0khz以下产生~37.40ns的抖动。该 时钟 是 使用 ni pxi-5421® 100mhz 任意 波形 发生 器 （arb） 创建 的， 该 发生 器 提供 所需 的 时钟 模式。
第二个抖动时钟是使用相同的arb创建的宽带白色抖动时钟。arb产生一个6.144mhz的正弦波，并增加白噪声，然后通过max999比较器馈送，产生具有大量宽带抖动的方波时钟。
使用lecroy waverunner® 104mxi-a 1ghz示波器使用时间间隔误差（tie）抖动测量来测量抖动。上升沿和下降沿在两个测试文件中都会抖动。
为此评估创建的宽带抖动时钟具有真正的宽带（白色）抖动频谱，适用于评估对宽带抖动的灵敏度。参见图 2、3 和 4。这种真正的白色抖动频谱不太可能在实际应用中找到;但是，这是一个很好的抖动容限测试，因为它将揭示任何特定频率范围内的抖动敏感性。
图2.用于此分析的宽带 5.9ns rms 白抖动频谱。
图3.5.9ns宽带抖动直方图。
图4.示波器捕获3.072mhz时钟，具有5.9ns宽带白抖动。
本研究使用的跳周期时钟如图5所示，该时钟的抖动频谱如图6和图7所示。该周期跳跃时钟测试表明，dac可以容忍非常容易生成、极其抖动的时钟，而无需pll。只需少量逻辑即可跳过任何频率基准的时钟周期，以生成任何（较低频率）采样时钟。这种类型的时钟生成不需要滤波或反馈环路。
图5.12.288mhz mclk与周期跳跃的25mhz时钟的瞬态图。
图6.从12mhz参考时钟周期跳过的288.25mhz mclk抖动频谱。
图7.周期跳跃时钟的低频抖动频谱。
maxim的几个器件，包括音频编解码器（max98089和max98096）和max98355/max98356功率放大器，都受益于高抖动容限dac。 这些器件的额定值可在 0 至 5khz 频段内承受高达 0.40ns 的抖动，在 12khz 频段上可承受 40ns 的抖动。有了这个抖动量，这些器件将显示以下抖动引起的性能限制（不包括电路噪声）：
-108db thd+n，1khz 满量程音调
-96.5db thd+n，6khz满量程音调
-87db thd+n，20khz 满量程音调
105db 动态范围和信噪比 （snr）
thd+n性能结果仅受低频抖动（ 40khz）的影响。
图8、9、10和11显示了maxim max98355功率放大器使用高抖动时钟源测量的音频性能与一组竞争dac的比较。除竞争对手 2 外，所有这些竞争部件都声称它们对时钟抖动不敏感，但没有提供抖动容限规格。
抖动容限测试结果
图8.动态范围下降，11.5ns rms周期跳跃时钟抖动。
注意，max98355的动态范围不会随着周期跳跃的抖动时钟而降低。因此，max98355在时钟抖动时的性能比“120db dac”高出20db以上。
图9.宽带白抖动导致动态范围下降。
竞争对手 3 的 5.5ns 和 9.3ns 抖动性能以及竞争对手 5 的 9.2ns 抖动性能是外推的，因为该器件在这些抖动电平下实际上无法正常工作;它们开始下降位，实际测量的动态范围低于该图所示。
图 10.1khz thd+n 性能随时钟抖动而下降。
图 11.20khz thd+n 性能随时钟抖动而下降。
结论
本应用笔记介绍了一种测试音频dac抖动容限的方法。音频dac对低频和高频频段抖动的响应不同，因此有助于分别指定抖动频谱这两个频段的容差。容忍高抖动的dac允许更简单的采样时钟实现，而不会降低音频质量。
怎样区分感应电压、虚电压和漏电压？
GD32E5 系列定时器全面助力工业互联网
未来10年医疗金融保险会因为人工智能发生翻天覆地的变化
AD7170: 12-Bit Low Power ΣW
巴斯夫：现代厨房应该是这样的
分析音频DAC抖动灵敏度
浅谈Snap研发AR眼镜和自拍无人机
始终坚持不国产,“进口车型品质可靠，质量非常高”,不少朋友购买雷克萨斯就是因为纯进口！
电动球阀的类型及特点
华为助力民航构筑稳定、安全的数字底座与开放平台
第二代AirPods Pro迎来自适应通透模式
直线电机模组激光切割机变革之路
噪音滤波器MAF系列以及贴片压敏电阻AVR系列的组合应用特点是什么
云计算的云文档管理带来的五大好处
led芯片结构
以太网交换芯片发展分析
致真精密仪器获数千万元A轮融资
中国移动杨杰：根据5G网络差异化服务提供分层分级保障
佳明手持GPS eTrex 302
Q3季度下旬显卡价格将调整 或因DRAM颗粒涨价而上调价格