随着移动通信技术的迅速发展,对射频电路的高速、低功耗要求日益增长。基于锁相环(pll)结构的频率合成器是收发机前端电路的重要组成部分,对为混频器提供纯净的本振信号,具有重要地位。在pll中,压控振荡器(vco)和前置分频器(prescaler)是工作在最高频率的两个模块,它们是限制 pll工作频率的主要瓶颈,因此提高前置分频器的工作速度是解决限制pll工作频率上限的一个关键因素。为了满足高频通信的要求,必须对前置分频器和 vco进行高速、低功耗的优化设计。
双模前置分频器以d触发器为主要单元。近年来涌现了很多不同结构的高速d触发器。第1种是静态scl结构,由ecl电路结构演变而成。与传统的静态分频器相比,由于它的摆幅较小,所以工作速度快。但是典型scl结构的2分频电路包括尾电流源在内至少需要18个mos管,mos管无法做到小尺寸,导致输入电容很大甚至超过了管子本身的电容,所以scl分频器功耗较高。第2种是动态的tspc(单相时钟)结构,它采用单相时钟的tspc技术使构成分频器的元件数目减少,可以提高电路的工作速度,同时这种电路的功耗极低,所以经常在前置分频器中采用。tspc分频器的不足是噪声性能不佳,因为动态单端结构比scl结构更容易受噪声的影响。第3种是注锁式(iniected-locked)电路,由于要使用电感器,因而它的体积过大且工艺难度高,很少被应用。具体采用哪种电路结构应视情况而定。
本文采用动态tspc结构,利用tsmc 90nm 1p9m 1.2vcmos工艺,设计了一个适用于wlan ieee802.11a标准的双模前置分频器,具有高速、低压、低功耗的特点。
1 电路设计
1.1 电路总体架构
双模前置分频器的基本结构如图1所示,包括三个部分:同步2/3分频器,由异步除2分频器构成的分频器链,以及反馈部分。控制信号mc控制分频比,当mc=1时为32分频,当mc=o时为33分频。
图l双模前置分频器结构图
本设计基于上述传统结构,通过减少高频同步分频器单元中mos管的个数,达到降低功耗的目的。
1.2 同步分频器设计
同步2/3分频器的结构框图如图2所示,它是整个分频器工作频率最高的部分,亦是决定前置分频器速度和功耗的关键部分。
mc为逻辑高电平时,电路实现2分频;mc为逻辑低电平时,电路实现3分频。采用同步2/3分频器,大大减少了工作在高频部分mos管的数目,从而同步部分的功耗有所下降。同时将“与”门设计在d触发器中。这种集成“与”门的触发器不但简化了电路设计,而且避免了单独设计逻辑门所带来的寄生参数的影响,减少了速度损失,从而很好地缓解了工作速度和功耗之间的矛盾。
1.3 优化功耗
从以上的分析可以看出,电路最大的功耗来自同步2/3分频器,但无论是同步2/3分频器还是异步分频器链都必须采用d触发器,因此设计好高速低功耗的d触发器是影响整个分频器速度和功耗的关键。
图3为常用的yuan-svensson型d触发器(下降沿触发),这种电路采用动态cmos技术,从左至右由一个n-c2mos级,一个p- prechargecmos级和一个p-c2mos级组成。相对于传统的静态分频器,它的各项性能已经有了明显的改善,但是由于大多数mos管既是前级的负载管又是后级的驱动管,每一级三个mos管叠加带来了大的rc延迟,所以就算减小其尺寸也不能提高速度。为此我们对图3中的c2mos电路进行改进,用钟控伪pmos反相器代替n-c2mos,这样mos管的数目、负载电容都有减小。同样用钟控伪nmos反相器代替pc2mos,构成图4所示的动态有比锁存器,当时钟信号为低(高)电平时锁存器工作在求值(保持)模式,与yuan-svensson结构的d触发器相比具有更低的rc,因此减小了功耗和传输延迟。
需要注意的是,当图4的锁存器工作在求值模式时(clk为低电平),如果此时输入信号d由高电平向低电平变化,则输出q的状态发生翻转,导致误操作。于是需要在锁存器的输入端加上一级时钟伪pmos,如图5,以防止图4所示的锁存器工作在求值模式时输入端d电压发生由高到低的翻转,保证锁存器的输出在单个周期仅可以改变一次。图5即为本文采用的负边沿触发的动态d触发器,相比于图3所示的yuansvensson d触发器,动态d触发器的晶体管数目减少了三个,增强了时钟的驱动能力,不仅提高了电路的工作频率,而且大大降低了功耗。同时将“与 ”门集成到dff中去,如图6所示。仿真结果表明这种集成“与”门的d触发器工作速度有一定提高,同时也降低了电路的功耗。在同步2/3分频器中,dffl采用的是不带“与”门的d触发器,dff2采用带“与”门的触发器。
1.4 异步除2分频器
经过同步2/3分频器分频后,信号的频率已经降低。由于方波驱动较长分频链时,可能引起模块内部某点的高电平陷落,从而造成整个电路的逻辑混乱。由于同步分频器中d触发器的nq端输出的高电平不稳定,可以通过在q端添加缓冲器予以解决。仿真结果表明,用该触发器组成的异步链可在速度、频率和功耗间达到很好的折衷。
2 电路的调试与仿真
调试时,首先要确定p1管与nl管的宽长比(w/l)以保证时钟为高电平时,图4所示的锁存器n2管总保持在关断状态,电路处于保持模式,因而输出 o点的电压保持不变。当时钟从高变为低时,锁存器进入求值模式,此时如果输入d为低电平,这时n2管和p2管都导通,要求p2管的上拉能力比n2的下拉能力弱,以保证q点输出volq比下一级门电路的输入电压vil低,即输出在低电平范围内。
采用tsmc90nm cmos工艺,电源电压1.2v,使用mentor公司的eldo软件对本设计进行仿真,仿真结果显示,输入频率为5.8ghzh寸,电路功耗仅为o.8mw。
3 结论
对于一个双模前置分频器来说,工作的速度(输入信号的频率)和功耗是其性能最重要的两个参数,本文采用动态有比d触发器的结构,相比于传统的 yuan-svenssontspc d触发器,mos管的数目减少了3个,这个对于vlsi来说将大大提高了其集成度,因此有着更好的工作频率和更低的功耗。并在此基础上设计了一个前置分频器。完全覆盖了wlan ieee802.11a通信标准的所有频段。采用tsmc90nmcmos工艺,电源电压1.2v,运用mentor公司的elod软件对本设计进行仿真,电路工作在5.8ghz时功耗仅为0.8mw。电路最高工作频率可达到6.25ghz。
对话文本数据的珍贵贡献:训练大模型赋予智能与情感理解
家庭用的超声波雾化器电路图
创明新能源“竹藤”电池发布
什么是C-3/C3 system (Command、Cont
英伟达再下一程 为台湾国研院自动驾驶研究提供仿真程序/计算机/模型
基于CMOS工艺适用于WLAN IEEE802.11a标准的双模前置分频器设计
旧格局瓦解 三大运营商博弈移动互联网
基于FPGA的按键控制LED灯亮灭
智能制造技术不断发展和普及,看各国都在先进制造业领域怎么做
瑞萨电子的R-Car H3片上系统已被Parrot Faurecia Automotive公司采用
超洁净石墨烯薄膜的制备方法
九月全面屏之战!小米mi2与vivox20正面竞争,论屏占比vivo x20还是略输一筹
“THE顶会”接收的论文竟然名不副实?你说该不该撤稿?
u盘主控芯片坏了如何数据恢复 u盘主控芯片坏了要修多少钱
如何去实现一个输入滤波器的简单设计呢
巴航工业的E195-E2喷气商用飞机将再次在中国演示飞行
AR500C高原型无人直升机在江西成功首飞
台积电在先进制程上一直领跑业界,奠定了Foundry一哥地位
区块链可以改变汽车行业使其实现真正的业务价值
RyanMqtt移植指南