AD9958高性能可双路输出的DDS器件
ad9958是analog devices公司生产的一款高性能、动态特性优异、可双路输出的dds器件，每路可单独控制频率，相位/幅度。这种灵活性可用于校正信号之间由滤波、放大等模拟处理或pcb布局失配而引起的不平衡问题。由于两个通道共享一个公共系统时钟，因此它们具有固有的同步性，可支持多个设备的同步。ad9958内部集成了10 bit的输出幅度控制，内部工作频率高达500 mhz，使其可产生最高频率为250mhz的双路信号。其内部有许多用于控制输出信号参数的控制寄存器，具有32位频率调整分辨率、14位相位失调分辨率、10位输出幅度可缩放分辨率，有增强数据吞吐率的串行spi口。可工作于多种模式，支持单频信号模式(single-tone)、调制模式(modulation mode)、线性扫频模式(linearsweep)以及混合信号模式。可以执行高达16阶的频率、相位或幅度调制(fsk、psk、ask)。
1 ad9958的结构
ad9958的串行i/o端口可支持多种配置，提供了极大的灵活性。与adi公司以往dds产品中提供的spi工作模式类似，串行i/o端口提供spi兼容工作模式。四个数据引脚(sdio_0/sdio_1/sdio_2/sdio_3)对应串行i/o的四种可编程模式，从而提供了高灵活性。ad9958采用高级dds技术，可在低功耗下提供高性能。这款器件集成了两个具有卓越宽带和窄带sfdr性能的高速10bitdac。每个通道均具有专用的32bit频率调谐字、14bit相位偏移和10bit输出比例乘法器。dac输出以电源电压为参考源，必须经由电阻或avdd中心抽头变压器连接到avdd。每个dac均具有各自的可编程基准源，用于实现每个通道不同的满量程电流。当使用ref_clk作为输入，并由dac提供输出时，这款dds可用作高分辨率分频器。两个通道共用ref_clk输入源，ref_clk输入源可被直接驱动，或与高达最大值500msps的内置ref_clk乘法器(pll)配合使用。 pll倍增因数的可编程范围为4～20，步进为整数。ref_clk输入还具有振荡电路，可将外部晶振用作ref_clk源，晶振的频率必须在20 mhz与30 mhz之间，晶振可与ref_clk乘法器配合使用。
ad9958采用节省空间的56引脚lfcsp封装。dds内核(avdd和dvdd引脚)采用1.8 v电源供电。数字i/o接口(spi)在3.3 v电压下工作，并需要将dvdd_i/o引脚(引脚49)连接至3.3 v电压。ad9958可在-40℃～+85℃的工业温度范围内工作。
ad9958的内部结构如图1所示，主要特性如下：
*两个500 msps同步dds通道
*所有通道之间独立的频率/相位/幅度控制
*频率、相位和幅度变化时的延时匹配
*卓越的通道间隔离
*线性频率/相位/幅度扫描功能
*高达16阶频率/相位/幅度调制(引脚选择)
*内置两个10 bit数模转换器(dac)
其主要应用在以下几方面：
*捷变本振(alo)频率合成
*相控阵雷达/声纳
*仪器仪表
*同步时钟
*用于aotf(声光可调滤波器)的rf源
*单边带抑制载波
*正交通信
2 引脚说明
ad9958采用56脚lfcsp封装，其引脚图如图2所示，其主要引脚功能如下：
sync_in：同步多片ad9958的输入信号，使用时与主器件ad9958的sync_out相连;
sync_out：同步多片ad9958的输出信号，使用时与从器件ad9958的sync_in相连;
master_reset：复位引脚，高电平有效;
pwr_dwn_ctl：电源掉电控制引脚;
ch0_iout、ch1_iout：通道0、1输出端，无需上拉电阻，输出范围可达avdd;
ch0_iout、ch1_iout：通道0、1互补输出端，无需上拉电阻，输出范围可达avdd;
dac_rset：dac复位端，为dac创建参考电流，通过一个1.91 kω的电阻接至agnd端;
ref_clk、ref_clk：参考时钟或晶振输入端;
clk_mode_sel：振荡器模式控制引脚，为1时使能振荡器为ref_clk源，为0时不使能;
loop_filter：与锁相环环路滤波器的零点补偿电路连接，此引脚与avdd间串接一个0 ω电阻和680pf电容。
p0，p1，p2，p3：调制数据引脚;
i/o_update：i/o口更新寄存器控制端，此引脚上升沿数据从串口缓冲器送入寄存器。
：片选端，低电平有效，允许多芯片共用spi总线;
sclk：i/o口读写时的串行数据时钟输入端，上升沿写操作，下降沿读操作;
sdio_0：专用串行i/o口引脚;
sdio_1，sdio_2，sdio_3：用作串行i/o口引脚或初始化dac输出幅度增减量控制引脚;
sync_clk：同步时钟输出引脚，为系统时钟的4分频。
“东数西算”是什么,要解决哪些问题
µModule数据采集解决方案可减轻各种精密应用的工程设计挑战
力控元申ThingNet智慧运维云平台，ThingNet智慧运维云平台功能特点
三星与LG在Micro LED领域展开激烈竞争
印度利用人工智能对交通设备进行智能控制
AD9958高性能可双路输出的DDS器件
百度与中国长城合作，建自主可控人工智能平台
无线充电技术真的会成为未来的趋势吗
具有改善电能质量功能的智能电表系统的设计
国信证券专题研究：陶瓷芯为市场主流，棉芯仍有用武之地
securecrt和xshell的区别
华为云服务治理—隔离仓的作用
LED回收的重要性和必要性
20多年发展，物联网将是下一个风口！
最年轻的产品奥迪Q2L上市 奥迪进一步完善新能源产品布局
自动驾驶技术对应用在汽车上的连接器有哪些要求
磁通门电流传感器提高了MRI图像的清晰度
UCOS-II实时操作系统在数码相框中的应用
华为荣耀V9怎么样？荣耀V9与iPhone的差距不断缩小！荣耀V9是这么做到的！
人工智能语言有哪些
1 ad9958的结构
ad9958的串行i/o端口可支持多种配置，提供了极大的灵活性。与adi公司以往dds产品中提供的spi工作模式类似，串行i/o端口提供spi兼容工作模式。四个数据引脚(sdio_0/sdio_1/sdio_2/sdio_3)对应串行i/o的四种可编程模式，从而提供了高灵活性。ad9958采用高级dds技术，可在低功耗下提供高性能。这款器件集成了两个具有卓越宽带和窄带sfdr性能的高速10bitdac。每个通道均具有专用的32bit频率调谐字、14bit相位偏移和10bit输出比例乘法器。dac输出以电源电压为参考源，必须经由电阻或avdd中心抽头变压器连接到avdd。每个dac均具有各自的可编程基准源，用于实现每个通道不同的满量程电流。当使用ref_clk作为输入，并由dac提供输出时，这款dds可用作高分辨率分频器。两个通道共用ref_clk输入源，ref_clk输入源可被直接驱动，或与高达最大值500msps的内置ref_clk乘法器(pll)配合使用。 pll倍增因数的可编程范围为4～20，步进为整数。ref_clk输入还具有振荡电路，可将外部晶振用作ref_clk源，晶振的频率必须在20 mhz与30 mhz之间，晶振可与ref_clk乘法器配合使用。
ad9958采用节省空间的56引脚lfcsp封装。dds内核(avdd和dvdd引脚)采用1.8 v电源供电。数字i/o接口(spi)在3.3 v电压下工作，并需要将dvdd_i/o引脚(引脚49)连接至3.3 v电压。ad9958可在-40℃～+85℃的工业温度范围内工作。
ad9958的内部结构如图1所示，主要特性如下：
*两个500 msps同步dds通道
*所有通道之间独立的频率/相位/幅度控制
*频率、相位和幅度变化时的延时匹配
*卓越的通道间隔离
*线性频率/相位/幅度扫描功能
*高达16阶频率/相位/幅度调制(引脚选择)
*内置两个10 bit数模转换器(dac)
其主要应用在以下几方面：
*捷变本振(alo)频率合成
*相控阵雷达/声纳
*仪器仪表
*同步时钟
*用于aotf(声光可调滤波器)的rf源
*单边带抑制载波
*正交通信
2 引脚说明
ad9958采用56脚lfcsp封装，其引脚图如图2所示，其主要引脚功能如下：
sync_in：同步多片ad9958的输入信号，使用时与主器件ad9958的sync_out相连;
sync_out：同步多片ad9958的输出信号，使用时与从器件ad9958的sync_in相连;
master_reset：复位引脚，高电平有效;
pwr_dwn_ctl：电源掉电控制引脚;
ch0_iout、ch1_iout：通道0、1输出端，无需上拉电阻，输出范围可达avdd;
ch0_iout、ch1_iout：通道0、1互补输出端，无需上拉电阻，输出范围可达avdd;
dac_rset：dac复位端，为dac创建参考电流，通过一个1.91 kω的电阻接至agnd端;
ref_clk、ref_clk：参考时钟或晶振输入端;
clk_mode_sel：振荡器模式控制引脚，为1时使能振荡器为ref_clk源，为0时不使能;
loop_filter：与锁相环环路滤波器的零点补偿电路连接，此引脚与avdd间串接一个0 ω电阻和680pf电容。
p0，p1，p2，p3：调制数据引脚;
i/o_update：i/o口更新寄存器控制端，此引脚上升沿数据从串口缓冲器送入寄存器。
：片选端，低电平有效，允许多芯片共用spi总线;
sclk：i/o口读写时的串行数据时钟输入端，上升沿写操作，下降沿读操作;
sdio_0：专用串行i/o口引脚;
sdio_1，sdio_2，sdio_3：用作串行i/o口引脚或初始化dac输出幅度增减量控制引脚;
sync_clk：同步时钟输出引脚，为系统时钟的4分频。
“东数西算”是什么,要解决哪些问题
µModule数据采集解决方案可减轻各种精密应用的工程设计挑战
力控元申ThingNet智慧运维云平台，ThingNet智慧运维云平台功能特点
三星与LG在Micro LED领域展开激烈竞争
印度利用人工智能对交通设备进行智能控制
AD9958高性能可双路输出的DDS器件
百度与中国长城合作，建自主可控人工智能平台
无线充电技术真的会成为未来的趋势吗
具有改善电能质量功能的智能电表系统的设计
国信证券专题研究：陶瓷芯为市场主流，棉芯仍有用武之地
securecrt和xshell的区别
华为云服务治理—隔离仓的作用
LED回收的重要性和必要性
20多年发展，物联网将是下一个风口！
最年轻的产品奥迪Q2L上市 奥迪进一步完善新能源产品布局
自动驾驶技术对应用在汽车上的连接器有哪些要求
磁通门电流传感器提高了MRI图像的清晰度
UCOS-II实时操作系统在数码相框中的应用
华为荣耀V9怎么样？荣耀V9与iPhone的差距不断缩小！荣耀V9是这么做到的！
人工智能语言有哪些