鼎阳SDS1102X示波器拆解分析
sds1000x-e中采用的xc7z020 soc芯片，具有双核arm cortex-a9处理器（ps）+基于artix-7架构的fpga（pl），其中处理器部分支持的最高主频为866 mhz， fpga部分则包含85k逻辑单元、4.9 mb block ram和220个dsp slice，并提供对常用外部存储器如ddr2/ddr3的支持，非常契合数字示波器中对数据进行采集、存储和数字信号处理的需求。同时，zynq-7000的ps（处理器系统）和pl（可编程逻辑）部分之间通过axi高速总线互连，可以有效解决传统数字存储示波器中cpu与fpga间数据传输的带宽瓶颈问题，有利于降低数字示波器的死区时间，提高波形捕获率。用单片soc芯片替代传统的cpu+fpga的分立方案，也可以减少硬件布板面积，有利于将高性能处理系统向紧凑型的入门级示波器中集成。
数据采集与存储
△图 2 用zynq-7000构架的spo引擎
sds1000x-e中采用的高速模-数转换（adc）芯片，其数据接口为lvds差分对形式，每对lvds的速率为1 gbps。采用的zynq-7000芯片，其可编程io的lvds最高速率可达1.25 gbps，可以保证稳定可靠地接收adc采样到的数据。
同时，fpga接收到的高速adc数据需要实时地写入到存储器中，以8-bit，1 gsa/s的adc为例，其输出数据的吞吐率为1 gbyte/s。zynq-7000支持常用的ddr2、ddr3等低成本存储器，最高ddr3接口速率可达1066 mt/s，因此，使用单片ddr3即可满足实时存储上述adc输出数据的要求。而且，zynq-7000支持pl共享ps的存储器，只要给ps部分预留足够的存储器带宽，剩余带宽用于存储adc数据，无须在pl部分再外挂存储器，降低了成本。
更为重要的是，基于zynq-7000中丰富的可编程逻辑资源（xc7z020中为85k等效逻辑单元），sds1000x-e集成高灵敏度、低抖动、零温漂的数字触发系统，使得其触发更为准确；各种智能触发功能如斜率、脉宽、视频、超时、欠幅、码型等，能帮助用户更精确地隔离出感兴趣的波形；总线协议触发甚至能直接用符合条件的总线事件（如i2c总线的起始位，或uart的特定数据）作为触发条件，极大地方便调试。
△图 3 模拟触发系统与数字触发系统的触发抖动对比
数据交互
随着数字示波器设计复杂性的增加和处理器处理能力的提升，总线结构日益成为系统性能的瓶颈。传统的入门级数字示波器，采用低成本的嵌入式处理器作为控制和处理核心，采用低成本的fpga实现数据采集和存储，二者之间通过并行的本地总线互连，处理器作为主设备，fpga作为从设备；总线上同时还连接其他处理器外设，如flash、usb控制器等，如图 4所示。
△图 4 传统架构的嵌入式处理器与fpga互连
这种互连方式的最大问题是数据吞吐率低，一是因为本地总线一般是异步总线，理想的情况下一个读/写访问最少需要3个周期（1个setup周期，1个access周期和1个hold周期）。以16-bit位宽，外部总线频率100 mhz的本地总线为例，其理想的最高总线访问吞吐率为66 mb/s；二是因为读、写操作共用一套地址、数据总线，属于半双工操作；三是多个从设备会竞争总线，从而降低每个从设备的有效数据吞吐率。以1 gsa/s采样率的数字示波器为例，其采样10 m点的时间仅为10 ms，但用于传输10 m点的时间（以理想的66 mb/s总线吞吐率为例）至少要150 ms，是数据采样时间的15倍。换一种说法，即使不考虑数据处理的时间，死区时间也达到了15/16 = 93.75%。
sds1000x-e采用zynq soc架构，处理器（ps）和fpga（pl）之间采用高速axi总线互连，可以有效地解决二者间数据传输的带宽瓶颈问题，大大提高数据吞吐率，降低示波器的死区时间。zynq-7000中采用的4个axi-hp端口，每个端口支持最大64-bit位宽，最高250 mhz时钟频率；同时读、写通道分开，可执行全双工操作；ps和pl之间属于点到点传输，不存在与其它设备的总线竞争。使用单个hp端口传输数据，其吞吐率都可以轻易达到双向各1 gb/s的速度，4个端口总共可达到的读、写速率一共超过8 gb/s，远远大于本地总线的传输速率。
△图 5 zynq soc中处理器与可编程逻辑的互连
数字信号处理
sds1000x-e中配备了很多实用性高、性能强大的数字信号处理功能，如支持1 m点运算的fft、增强分辨率（eres）、14 m 全采样点的串行协议解码、14 m 全采样点的多种测量以及数学运算等，大大提高了入门级数字示波器的数字信号处理能力。
zynq-7000丰富的硬件资源，为sds1000x-e的数字信号处理功能提供了强大的支撑。sds1000x-e中采用的xc7z020 soc芯片，ps部分具有双核arm cortex-a9处理器，最高主频为866 mhz， 并行协处理器neon可以在软件层面执行数字信号处理；pl部分具有220个dsp slice和4.9 mb block ram；加上ps和pl之间数据接口极高的吞吐率，使得我们可以灵活地为不同的数字信号处理配置不同的硬件资源。
运算指令复杂、适合软件实现的功能，可以在ps侧实现，如信号上升沿的测量；需要使用大量乘累加运算，对硬件资源依赖度较高的功能，可以在pl侧实现，如示波器中常用的插值滤波。
有些复杂的功能，则可以利用ps和pl间的高数据带宽进行协同处理，例如fft运算，在pl侧利用丰富的dsp slice和block ram资源构建协处理器对基本fft运算进行硬件加速，ps侧则实现复杂的窗函数计算、绘图、ui等操作。基于这种协同处理的架构，sds1000x-e上的fft支持高达1m 点的fft，在获得极高的频谱分辨率的同时，还能大大加快频谱的刷新速度。图 6显示了在sds1000x-e上分别进行16 k点和1 m点fft的频谱分辨率对比。此例中我们给示波器输入了一个双音信号，其频率为100 mhz和100.05 mhz，从16 k点fft获得的频谱图中我们无法分辨如此靠近的两个正弦信号，信号被作为一个频率显示出来；而1 m点fft的频谱图有着明显更细致的频谱以及信号处理增益，从水平100倍展开的图中可以看出，两个相距50 khz的正弦型号能够被很好地区分开。
△图 6 1m点fft获得极高的频谱分辨率
类似的，在sds1000x-e还有诸多这种ps和pl间相互协同处理而获得的高性能数字信号处理。例如，sds1000x-e可以对14 m 全采样点进行多种测量和串行协议解码，而这是在许多中、高端示波器中都做不到的。图 7中，上方两图为某主流中端示波器对10 ns上升沿的测量结果，下方两图为sds1000x-e对相同信号的测量结果。可以看到，在小时基下，二者的测量结果都较为精确，与实际上升时间相差不大，但在大时基下，右上图显示该示波器在100 us/div下只能显示< 48ns的测量结果，注意此时它的原始采样率仍然有1 gsa/s，这说明此时它的测量对象并不是原始波形数据，而是经过压缩后映射到屏幕上的数据。右下图显示sds1000x-e在1 ms/div的时基下的测量结果，注意此时的采样率同样为1 gsa/s，但显示的测量精度仍然达到了1 ns，能够较为真实地反映信号的参数。
sds1000x-e基于全采样点的数字信号处理以及高达14 m点的存储深度，允许用户在大时基下观察信号整体的同时，仍然能获得细节上的处理结果；同时由于其基于zynq架构的处理方式，使得信号处理的性能和速度达到最优，具备更好的实时性和灵活性。
△图 7 压缩点测量与全采样点测量精度对比
关于sds1000x-e
siglent sds1000x-e 系列超级荧光示波器，拥有70m、100mhz和200mhz 带宽机型， 采样率1 gsa/s， 标配存储深度达14 mpts，最常用功能都采用人性化的一键式设计；采用spo 技术，具有优异的信号保真度：底噪低于业内同类产品，最小量程只有500 μv /div; 创新的数字触发系统，触发灵敏度高，触发抖动小；波形捕获率高达400,000 帧/秒(sequence 模式)，具有256 级辉度等级及色温显示；支持丰富的智能触发、串行总线触发和解码；支持历史模式（history）、顺序模式 （sequence）和增强分辨率模式（eres）；具备丰富的测量和数学运算功能；1m 点fft 可以得到非常细致的频率分辨率；14m 全采样点的测量保证了测量精度和采样精度相同，毫无失真；是一款高性能经济型通用示波器。
关于zynq-7000
xilinx zynq®-7000 全可编程 soc (ap soc) 系列集成 arm® 处理器的软件可编程性与 fpga 的硬件可编程性，不仅可实现重要分析与硬件加速，同时还在单个器件上高度集成 cpu、dsp、assp 以及混合信号功能。zynq-7000 器件配备双核 arm cortex-a9 处理器，该处理器与基于 28nm artix-7 或 kintex®-7 的可编程逻辑集成，可实现优异的性能功耗比和最大的设计灵活性。
关于axi总线
axi（advanced extensible interface）是一种总线协议，该协议是arm公司提出的amba（advanced microcontroller bus architecture）协议中最重要的部分，是一种面向高性能、高带宽、低延迟的片内总线。它的地址/控制和数据相位是分离的，支持不对齐的数据传输，同时在突发传输中，只需要首地址，同时分离的读写数据通道、并支持outstanding传输访问和乱序访问，并更加容易进行时序收敛。axi 是amba 中一个新的高性能协议。axi 技术丰富了现有的amba 标准内容，满足超高性能和复杂的片上系统（soc）设计的需求。
硬件工程师基本功（1）—示波器使用及原理
硬件基本功（3）——示波器探头
弘凯光电发表一系列全彩自带IC LED
澎湃微PT32x033系列|血糖仪专题技术文章连载_04
云天励飞为园区智慧化升级提供了一站式的产品和方案
linux的uart驱动示例剖析
关于FPGA上HBM 425GB/s内存带宽的实测
鼎阳SDS1102X示波器拆解分析
富士通在不同业务场景下的具体变革
扫地狗S600扫地机器人评测 支持自动回充不用担心续航问题
科研团队开发出可愈合高性能表皮传感器
新能源车迎来寒潮暴雪大考 冬季续航问题引关注
九联助力OpenHarmony人才生态建设
高通宣布与环旭电子及华硕合作 将在巴西建新工厂
新能源汽车关键部件的技术发展趋势详解
氧气压力表与普通压力表的区别
直流电源使用的新概念: 低纹波且操作方便的数字直流电源
选购固定式条码扫描器需要注意哪几个方面？
阻容吸收器的作用分析
PCB拼板规范
电路板涂覆UV三防漆会影响PCB电路板信号吗
苹果为MobileMe发布了一个更新
数据采集与存储
△图 2 用zynq-7000构架的spo引擎
sds1000x-e中采用的高速模-数转换（adc）芯片，其数据接口为lvds差分对形式，每对lvds的速率为1 gbps。采用的zynq-7000芯片，其可编程io的lvds最高速率可达1.25 gbps，可以保证稳定可靠地接收adc采样到的数据。
同时，fpga接收到的高速adc数据需要实时地写入到存储器中，以8-bit，1 gsa/s的adc为例，其输出数据的吞吐率为1 gbyte/s。zynq-7000支持常用的ddr2、ddr3等低成本存储器，最高ddr3接口速率可达1066 mt/s，因此，使用单片ddr3即可满足实时存储上述adc输出数据的要求。而且，zynq-7000支持pl共享ps的存储器，只要给ps部分预留足够的存储器带宽，剩余带宽用于存储adc数据，无须在pl部分再外挂存储器，降低了成本。
更为重要的是，基于zynq-7000中丰富的可编程逻辑资源（xc7z020中为85k等效逻辑单元），sds1000x-e集成高灵敏度、低抖动、零温漂的数字触发系统，使得其触发更为准确；各种智能触发功能如斜率、脉宽、视频、超时、欠幅、码型等，能帮助用户更精确地隔离出感兴趣的波形；总线协议触发甚至能直接用符合条件的总线事件（如i2c总线的起始位，或uart的特定数据）作为触发条件，极大地方便调试。
△图 3 模拟触发系统与数字触发系统的触发抖动对比
数据交互
随着数字示波器设计复杂性的增加和处理器处理能力的提升，总线结构日益成为系统性能的瓶颈。传统的入门级数字示波器，采用低成本的嵌入式处理器作为控制和处理核心，采用低成本的fpga实现数据采集和存储，二者之间通过并行的本地总线互连，处理器作为主设备，fpga作为从设备；总线上同时还连接其他处理器外设，如flash、usb控制器等，如图 4所示。
△图 4 传统架构的嵌入式处理器与fpga互连
这种互连方式的最大问题是数据吞吐率低，一是因为本地总线一般是异步总线，理想的情况下一个读/写访问最少需要3个周期（1个setup周期，1个access周期和1个hold周期）。以16-bit位宽，外部总线频率100 mhz的本地总线为例，其理想的最高总线访问吞吐率为66 mb/s；二是因为读、写操作共用一套地址、数据总线，属于半双工操作；三是多个从设备会竞争总线，从而降低每个从设备的有效数据吞吐率。以1 gsa/s采样率的数字示波器为例，其采样10 m点的时间仅为10 ms，但用于传输10 m点的时间（以理想的66 mb/s总线吞吐率为例）至少要150 ms，是数据采样时间的15倍。换一种说法，即使不考虑数据处理的时间，死区时间也达到了15/16 = 93.75%。
sds1000x-e采用zynq soc架构，处理器（ps）和fpga（pl）之间采用高速axi总线互连，可以有效地解决二者间数据传输的带宽瓶颈问题，大大提高数据吞吐率，降低示波器的死区时间。zynq-7000中采用的4个axi-hp端口，每个端口支持最大64-bit位宽，最高250 mhz时钟频率；同时读、写通道分开，可执行全双工操作；ps和pl之间属于点到点传输，不存在与其它设备的总线竞争。使用单个hp端口传输数据，其吞吐率都可以轻易达到双向各1 gb/s的速度，4个端口总共可达到的读、写速率一共超过8 gb/s，远远大于本地总线的传输速率。
△图 5 zynq soc中处理器与可编程逻辑的互连
数字信号处理
sds1000x-e中配备了很多实用性高、性能强大的数字信号处理功能，如支持1 m点运算的fft、增强分辨率（eres）、14 m 全采样点的串行协议解码、14 m 全采样点的多种测量以及数学运算等，大大提高了入门级数字示波器的数字信号处理能力。
zynq-7000丰富的硬件资源，为sds1000x-e的数字信号处理功能提供了强大的支撑。sds1000x-e中采用的xc7z020 soc芯片，ps部分具有双核arm cortex-a9处理器，最高主频为866 mhz， 并行协处理器neon可以在软件层面执行数字信号处理；pl部分具有220个dsp slice和4.9 mb block ram；加上ps和pl之间数据接口极高的吞吐率，使得我们可以灵活地为不同的数字信号处理配置不同的硬件资源。
运算指令复杂、适合软件实现的功能，可以在ps侧实现，如信号上升沿的测量；需要使用大量乘累加运算，对硬件资源依赖度较高的功能，可以在pl侧实现，如示波器中常用的插值滤波。
有些复杂的功能，则可以利用ps和pl间的高数据带宽进行协同处理，例如fft运算，在pl侧利用丰富的dsp slice和block ram资源构建协处理器对基本fft运算进行硬件加速，ps侧则实现复杂的窗函数计算、绘图、ui等操作。基于这种协同处理的架构，sds1000x-e上的fft支持高达1m 点的fft，在获得极高的频谱分辨率的同时，还能大大加快频谱的刷新速度。图 6显示了在sds1000x-e上分别进行16 k点和1 m点fft的频谱分辨率对比。此例中我们给示波器输入了一个双音信号，其频率为100 mhz和100.05 mhz，从16 k点fft获得的频谱图中我们无法分辨如此靠近的两个正弦信号，信号被作为一个频率显示出来；而1 m点fft的频谱图有着明显更细致的频谱以及信号处理增益，从水平100倍展开的图中可以看出，两个相距50 khz的正弦型号能够被很好地区分开。
△图 6 1m点fft获得极高的频谱分辨率
类似的，在sds1000x-e还有诸多这种ps和pl间相互协同处理而获得的高性能数字信号处理。例如，sds1000x-e可以对14 m 全采样点进行多种测量和串行协议解码，而这是在许多中、高端示波器中都做不到的。图 7中，上方两图为某主流中端示波器对10 ns上升沿的测量结果，下方两图为sds1000x-e对相同信号的测量结果。可以看到，在小时基下，二者的测量结果都较为精确，与实际上升时间相差不大，但在大时基下，右上图显示该示波器在100 us/div下只能显示< 48ns的测量结果，注意此时它的原始采样率仍然有1 gsa/s，这说明此时它的测量对象并不是原始波形数据，而是经过压缩后映射到屏幕上的数据。右下图显示sds1000x-e在1 ms/div的时基下的测量结果，注意此时的采样率同样为1 gsa/s，但显示的测量精度仍然达到了1 ns，能够较为真实地反映信号的参数。
sds1000x-e基于全采样点的数字信号处理以及高达14 m点的存储深度，允许用户在大时基下观察信号整体的同时，仍然能获得细节上的处理结果；同时由于其基于zynq架构的处理方式，使得信号处理的性能和速度达到最优，具备更好的实时性和灵活性。
△图 7 压缩点测量与全采样点测量精度对比
关于sds1000x-e
siglent sds1000x-e 系列超级荧光示波器，拥有70m、100mhz和200mhz 带宽机型， 采样率1 gsa/s， 标配存储深度达14 mpts，最常用功能都采用人性化的一键式设计；采用spo 技术，具有优异的信号保真度：底噪低于业内同类产品，最小量程只有500 μv /div; 创新的数字触发系统，触发灵敏度高，触发抖动小；波形捕获率高达400,000 帧/秒(sequence 模式)，具有256 级辉度等级及色温显示；支持丰富的智能触发、串行总线触发和解码；支持历史模式（history）、顺序模式 （sequence）和增强分辨率模式（eres）；具备丰富的测量和数学运算功能；1m 点fft 可以得到非常细致的频率分辨率；14m 全采样点的测量保证了测量精度和采样精度相同，毫无失真；是一款高性能经济型通用示波器。
关于zynq-7000
xilinx zynq®-7000 全可编程 soc (ap soc) 系列集成 arm® 处理器的软件可编程性与 fpga 的硬件可编程性，不仅可实现重要分析与硬件加速，同时还在单个器件上高度集成 cpu、dsp、assp 以及混合信号功能。zynq-7000 器件配备双核 arm cortex-a9 处理器，该处理器与基于 28nm artix-7 或 kintex®-7 的可编程逻辑集成，可实现优异的性能功耗比和最大的设计灵活性。
关于axi总线
axi（advanced extensible interface）是一种总线协议，该协议是arm公司提出的amba（advanced microcontroller bus architecture）协议中最重要的部分，是一种面向高性能、高带宽、低延迟的片内总线。它的地址/控制和数据相位是分离的，支持不对齐的数据传输，同时在突发传输中，只需要首地址，同时分离的读写数据通道、并支持outstanding传输访问和乱序访问，并更加容易进行时序收敛。axi 是amba 中一个新的高性能协议。axi 技术丰富了现有的amba 标准内容，满足超高性能和复杂的片上系统（soc）设计的需求。
硬件工程师基本功（1）—示波器使用及原理
硬件基本功（3）——示波器探头
弘凯光电发表一系列全彩自带IC LED
澎湃微PT32x033系列|血糖仪专题技术文章连载_04
云天励飞为园区智慧化升级提供了一站式的产品和方案
linux的uart驱动示例剖析
关于FPGA上HBM 425GB/s内存带宽的实测
鼎阳SDS1102X示波器拆解分析
富士通在不同业务场景下的具体变革
扫地狗S600扫地机器人评测 支持自动回充不用担心续航问题
科研团队开发出可愈合高性能表皮传感器
新能源车迎来寒潮暴雪大考 冬季续航问题引关注
九联助力OpenHarmony人才生态建设
高通宣布与环旭电子及华硕合作 将在巴西建新工厂
新能源汽车关键部件的技术发展趋势详解
氧气压力表与普通压力表的区别
直流电源使用的新概念: 低纹波且操作方便的数字直流电源
选购固定式条码扫描器需要注意哪几个方面？
阻容吸收器的作用分析
PCB拼板规范
电路板涂覆UV三防漆会影响PCB电路板信号吗
苹果为MobileMe发布了一个更新