输出升降时间
在整个行业中,升降时间规范的惯例是使用输出信号在 10% 和 90% 轨至轨信号之间摆动所需的时间,其一般为 0 到 dv dd 。“ibis 开放式论坛”的升时间定义相同,其获得采用是由于 cmos 开关波形尾部较长。
ibis 模型内的输出、i/o 和三态模型,有一些位于“[ramp]”关键字下面的规范,该关键字针对 r_load (test load)、dv/dt_r (rise time) 和 dv/dt_f (fall time)。升降时间数据范围为电压-输出信号的 20% 到 80%。如果典型 dv/dt_r 值的分母乘以 0.8/0.6,则升时间值将在 20%-80% 摆动到 10%-90%摆 动之间变化。请注意,该数据代表一个电阻性负载 (r_load) 的缓冲器。ads129x.ibs 文件中,dio_33 数据假设为一个 50-ω 负载,因此该数据未达到 dvdd。该计算产生的数值,为各种传输线计算提供了正确的 t rise 值,例如 fknee、f3db 和升沿长度。
利用 ibis 设计传输线
本文以讨论一个错配端接阻抗的 pcb 作为开始。之后,我们通过 ibis 模型,了解和查找这种传输问题的一些关键组成元素。就此而言,这种问题应该有解决的方案。图 7 显示了端接校正策略,而图 8 则显示了校正之后的波形。
图8 端接校正的稳定信号。
若想设计 pcb 传输线,第一个步骤便是从产品说明书收集资料。第二个步骤是检查 ibis 模型,找到无法从说明书中获取的一些参数—输入/输出阻抗、升时间和输入/输出电容。在进入到硬件阶段,需利用 ibis 模型找到一些关键的产品规范,并对最终设计进行仿真。
常用光纤激光器简介
基于单电感非隔离PN831X芯片系列的LED照明电源驱动方案
沪电全力备战 5G建网,并规划年底完成黄石二厂建设
如何完成Mysql主从复制的在线配置
台湾5G频谱最终拍卖总价约合328.61亿人民币 创下全球单一频宽最高价
利用IBIS模型完善信号完整性计算和PCB设计
智能电动机保护器自动检测系统设计
美国一项顶尖新技术打破芯片体积物理极限
诚迈科技已成为国产OS希望 今年股价较去年大涨20多倍
一家味精加工厂就能卡住了全世界芯片企业?
预端接光缆系统占据数据中心C位
诚迈科技以数字之力推动山西大数据行业发展
Dialog公司为最新的小米手环2提供芯片解决方案
如何改变贴片电感的频率
人脸识别各方面不断强化 并迎来新一轮的发展热潮
C#中使用OpenCV
5G+IOT,万物互联成为现实
智能卫浴镜是什么,它可为你打造智能卫浴环境
解析聚烯烃树脂的水分含量测试及检测标准
IBM宣布收购7summit公司,助客户实现数字化转型