PCB设计“电源加磁珠”的设计方法

从去耦半径出发,通过去耦半径的计算,让大家直观的看到我们常见的电容的“有效范围”问题。
本节:讨论滤波电容的位置与pdn阻抗的关系,提出“全局电容”与“局部电容”的概念。能看到当电容呈现“全局特性”的时候,电容的位置其实没有想象中那么重要。
启后:多层板设计的时候,电容倾向于呈现“全局特性”,“电源加磁珠”的设计方法,会影响电容在全局范围内起作用。同时电源种类太多,还会带来其他设计问题。
通过上一篇文章,我们知道平常“耳熟能详”的电容去耦半径理论,对pcb设计其实没有什么指导意义。0.1uf的电容去耦半径足够大,设计中参考这个值没有用处,工程师还是会“尽量”把0.1uf电容靠近芯片的电源管教放置。pcb设计师需要更有效的理论来指导电容的布局设计。
既然简单的用四分之一波长理论推算的电容去耦半径不起作用,那么电容放置得离芯片电源管脚比较远,还会有哪些影响呢?很多人都答对了,影响安装电感。
在上一个专题的第四篇文章里面,已经讨论过电容安装电感的估算。这一次,我们来更详细的看看安装电感。从图1能看到,安装电感可以简单分为l above和 l below。
图1
在这里引入两个概念:labove 、lbelow (电容和ic下面的电流回路大小不一定一样,但在这里分析的时候,假定大小等同)
总电感:ltotal= 2labove+lbelow
labove包括电容的esl和fan out带来的电感,我们会另外专题讨论电容的fan out问题。至于l below就更多收到电容位置的影响。简单来说,电容离芯片电源管脚越远,l below围成的面积就越大,相应的安装电感就越大。
更具体点,lbelow主要是两个过孔的自感和互感,当电容的位置离ic器件更近时,如图2所示,lbelow的互感增大,因互感的作用与自感的作用相反,导致其整体电感减小,充放电速率更快
图2
可以列出一堆公式来推导这个互感乃至l below,但这个不是高速先生的风格。
其实从图1可以简单看出,g和p之间的距离对l below影响很大,g和p之间的距离越近,l below对应的阴影区域面积就越小。而l below越小,也就意味这电容可以放得越远,换句话说,电容的有效滤波范围更大。电容也就更加倾向于呈现“全局”特性。
下一节我们还会通过一个直观的仿真,让大家看到平面距离与安装电感的关系,以及为什么说在新的设计条件下,电容会呈现全局特性。
图3是一个简单的总结,更具体的分析,请听下回分解。
图3


高效能的60V降压LED驱动器:解锁照明新可能
电阻器基础知识大全
ALD技术半导体工艺领域发展及应用
广州集成电路与数字艺术产业项目正式投产 预计实现年产值50亿元
什么是“软件定义汽车”?各大车企的软件定义汽车战略
PCB设计“电源加磁珠”的设计方法
三大安防企业智能家居对决 想要最后成功还需努力
东芝推出了一款以小型贴片式MOSFET为主导的产品—XPN3R804NC
特来电发布充电网双层防护技术 可让烧车事故减少65%
无缝购物,即拿即走!这个RAIN RFID自助结账解决方案,太酷了!
台积电和Google合作 推动3D芯片制程工艺生产
索尼影业为《蜘蛛侠:平行宇宙》推出Web AR体验
电动汽车高压连接器的设计规范
基于AT89C51型单片机的智能化数控调谐文氏电桥陷波器系统设计与实现
Rokid Vision眼镜发布 能够创建可以控制的AR世界
常见的数据库管理
电磁干扰器怎么做
智能手机发展的绊脚石--电池技术
稳定币的概率分类及监管和税务问题阐述
全球芯片短缺可能贯穿2021年,甚至延续到2022年