基本触发器的逻辑结构如图13-1所示。它可由两个与非门交叉耦合构成,图13-1(a)是其逻辑电路图和逻辑符号,也可以由两个或非门交叉耦合构成,如图13-1(b)所示。
图13-1 基本触发器逻辑结构及逻辑符号
现在以两个与非门组成的基本触发器为例分析其工作原理。
在图13-1(a)中,a和b是两个与非门,它可以是ttl门,也可以是cmos门。q和是触发器的两个输出端。当q=0,=1时,称触发器状态为0,当q=1,=q时,称触发器状态为1。触发器有两个输入端sr、,字母上的非号表示低电平或负脉冲有效(在逻辑符号中用小圆圈表示)。根据与非逻辑关系可写出触发器输出端的逻辑表达式:
根据以上两式,可得如下结论:
持续时间相同,并且同时发生由0变到1,则两个与非门输出都要由1向0转换,这就出现了所谓的竞争现象。假若与非门a的延迟时间小于b门的延迟时间,则触发器将最终稳定在q=0,=1的状态。因此,在而且又都同时变为1时,电路的竞争使得最终稳定状态不能确定。这种状态应尽可能避免。但假若后,和不是同时恢复为1,那么最后稳定状态的新状态仍按上述①或②的情况确定,即触发器或被置0或被置1。图13-2所示为基本触发器的工作波形。图中虚线部分表示不确定。
由上述分析可见,两个与非门交叉耦合构成的基本触发器具有置0、置1及保持功能。通常称为置1端,因为=0时被置1,所以是低电平有效。为置0端,因为=0时置0,所以也是低电平有效。基本触发器又称置0置1触发器,或称为rs触发器。
需要强调的是,当=0,=1,触发器置1后,如果由0恢复至1,即=1,=1,触发器保持在1状态,即q=1。同理,当=1,=0时,触发器置0后,由0恢复至1,即=1,=1时,触发器保持在0状态,即q=0。这一保持功能和前面介绍的组合电路是完全不同的,因为在组合电路中,如果输入信号确定后,将只有唯一的一种输出。
在高端市场,蔚来会以什么形式实现自我造血和盈利?
PLC网关BL102助力PLC控制技术在钢铁行业中的应用
暑假学生党购机实力之选:高通骁龙888旗舰5G机型,值得你入手
浪涌保护器和过电压保护器的区别
数字示波器时基昀检定方法有哪几种?
基本触发器的逻辑结构和工作原理
“2020最佳科技产品”公布:海信ULED电视、Apple、Netflix上榜
京东集团拟将旗下云与AI业务整合到京东数科
比亚迪电动车电池燃烧带来的警示
智能水肥灌溉系统方案
STC89C52RC单片机程序烧录教程
中国自己的手机系统来了,忘掉安卓和苹果吧!
怎样检查家里漏电?用排除法
滑动变阻器原理
Spring框架的简单介绍及快速入门教程
高性能2.4GHz GFSK 无线收发芯片-SI24R1和CI24R1哪个比较适合低成本
基于Arduino的电子排队系统的制作
2020年畅销产品之一Galaxy A71的继任者Galaxy A72
dfrobot威龙24路舵机控制器简介
一文了解控制系统及DC-DC转换器控制环路设计推荐