如何在FPGA内实现扰码过程
一、扰码的作用
对数字信号的比特进行随机处理，减少连0和连1的出现，从而减少码间干扰和抖动，方便接收端的时钟提取；同时又扩展了基带信号频谱，起到加密的效果。为了保证在任何情况下进入传输信道的数据码流中“0”与“1”的概率都能基本相等，传输系统会用一个伪随机序列对输入的传送码流进行扰乱处理，将二进制数字信息做“随机化”处理。
二、扰码的原理
伪随机序列是由一个标准的伪随机序列发生器生成的，其中“0”与“1”出现的概率接近50%。用伪随机序列对输入的传送码流进行扰乱后，无论原始传送码流是何种分布，扰乱后的数据码流中“0”与“1”的出现概率都接近50%。扰乱虽然改变了原始传送码流，但这种扰乱是有规律的，可以在接收端解除。将待发送的信息序列与发端产生的m序列进行模二加（扰码），扰码序列通过传输信道传送到接收端，接收端接收到扰码序列，使用同样的m序列进行模二加，即可恢复原来的信息。
三、扰码实现方法
1. 数学模型
扰码模块对每个数据块进行随机化处理，随机化序列和数据块同步，每个数据块都要重新初始化随机序列，随机化从数据块的 msb 位开始处理，k_bch 位结束（k_bch为定义的数据输入长度）。扰码序列的生成多项式为1+x14+x15，初始序列为100101010000000，扰码实现结构如下：
matlab代码
根据以上结构，在matlab里产生伪随机序列，函数代码如下，其中k_bch 为7032，为一组数据的长度，运行得到7032长度的伪随机序列码。
产生一组随机数据，用作数据的输入，与此同时，这个数据也被用作modelsim的数据输入。输入数据和m序列作模二加，即异或，进行扰码处理，得到最终输出，扰码的matlab的程序如下
3. fpga实现
在fpga内实现扰码过程的，并不复杂，主要是信号的控制，这里使用axi总线的结构，定义模块的输入输出接口如下
名称
方向
有效状态
描述
clk
in
-
时钟，上升沿有效
rstn
in
low
同步复位
s_data_tvalid
in
high
输入数据有效信号
s_data_tdata[0:0]
in
-
数据输入
s_data_tready
out
high
准备接收数据使能
s_data_tlast
in
high
表示输入最后1bit数据
m_data_tvalid
out
high
数据输出有效信号
m_data_tdata[0:0]
out
-
数据输出
m_data_tready
in
high
下一模块接收准备使能
m_data_tlast
out
high
表示输出最后1bit数据
该模块主要处理基于数据块的操作，每个数据完成一次扰码操作，并且每一帧的初始扰码移位寄存器均要初始化。应满足的时序如下
完成的功能为伪随机序列的产生和数据扰码两个过程，如下
通过modelsim仿真波形，可以看到，输入数据经过扰码之后的输出能够减少连1的出现。
4. 数据比对
对同一输入数据，用matlab和fpga分别进行扰码操作，然后把结果写入到本地，通过对比，验证verilog代码的正确性。
如何给iPhone6 Plus换上一个新屏？
多协议转换OPC UA网关可定制开发
基于DSP的加速度计温度控制系统的硬件设计
现场总线如何保证工业通信的数据稳定快速传输
基于放大器模块和集成滤波器MAX263实现新型程控滤波器的设计
如何在FPGA内实现扰码过程
华为Mate9终于降价,华为P10功不可没
rs232c串口接线图详解
从PC串行口实现简单红外数据传输
魅蓝6T评测 在有限的硬件上做到了超越同级的体验
直流电阻和绝缘电阻的区别是什么
神奇的开关 — 可控硅
荣耀v9play和红米Note5A哪个值得买？区别对比评测分析
荣耀手环4评测 值不值得入手
云呼叫中心|云呼叫中心和传统呼叫中心价格区别在哪？
高通试验首个超密集小基站
电子芯闻早报：10核处理器是上限，不会再高了
如何在 Git 中恢复隐藏的修改记录
普瑞均胜：电动汽车市场化发展需要汽车级的BMS
IR威尔士招贤纳才，大举扩资
对数字信号的比特进行随机处理，减少连0和连1的出现，从而减少码间干扰和抖动，方便接收端的时钟提取；同时又扩展了基带信号频谱，起到加密的效果。为了保证在任何情况下进入传输信道的数据码流中“0”与“1”的概率都能基本相等，传输系统会用一个伪随机序列对输入的传送码流进行扰乱处理，将二进制数字信息做“随机化”处理。
二、扰码的原理
伪随机序列是由一个标准的伪随机序列发生器生成的，其中“0”与“1”出现的概率接近50%。用伪随机序列对输入的传送码流进行扰乱后，无论原始传送码流是何种分布，扰乱后的数据码流中“0”与“1”的出现概率都接近50%。扰乱虽然改变了原始传送码流，但这种扰乱是有规律的，可以在接收端解除。将待发送的信息序列与发端产生的m序列进行模二加（扰码），扰码序列通过传输信道传送到接收端，接收端接收到扰码序列，使用同样的m序列进行模二加，即可恢复原来的信息。
三、扰码实现方法
1. 数学模型
扰码模块对每个数据块进行随机化处理，随机化序列和数据块同步，每个数据块都要重新初始化随机序列，随机化从数据块的 msb 位开始处理，k_bch 位结束（k_bch为定义的数据输入长度）。扰码序列的生成多项式为1+x14+x15，初始序列为100101010000000，扰码实现结构如下：
matlab代码
根据以上结构，在matlab里产生伪随机序列，函数代码如下，其中k_bch 为7032，为一组数据的长度，运行得到7032长度的伪随机序列码。
产生一组随机数据，用作数据的输入，与此同时，这个数据也被用作modelsim的数据输入。输入数据和m序列作模二加，即异或，进行扰码处理，得到最终输出，扰码的matlab的程序如下
3. fpga实现
在fpga内实现扰码过程的，并不复杂，主要是信号的控制，这里使用axi总线的结构，定义模块的输入输出接口如下
名称
方向
有效状态
描述
clk
in
-
时钟，上升沿有效
rstn
in
low
同步复位
s_data_tvalid
in
high
输入数据有效信号
s_data_tdata[0:0]
in
-
数据输入
s_data_tready
out
high
准备接收数据使能
s_data_tlast
in
high
表示输入最后1bit数据
m_data_tvalid
out
high
数据输出有效信号
m_data_tdata[0:0]
out
-
数据输出
m_data_tready
in
high
下一模块接收准备使能
m_data_tlast
out
high
表示输出最后1bit数据
该模块主要处理基于数据块的操作，每个数据完成一次扰码操作，并且每一帧的初始扰码移位寄存器均要初始化。应满足的时序如下
完成的功能为伪随机序列的产生和数据扰码两个过程，如下
通过modelsim仿真波形，可以看到，输入数据经过扰码之后的输出能够减少连1的出现。
4. 数据比对
对同一输入数据，用matlab和fpga分别进行扰码操作，然后把结果写入到本地，通过对比，验证verilog代码的正确性。
如何给iPhone6 Plus换上一个新屏？
多协议转换OPC UA网关可定制开发
基于DSP的加速度计温度控制系统的硬件设计
现场总线如何保证工业通信的数据稳定快速传输
基于放大器模块和集成滤波器MAX263实现新型程控滤波器的设计
如何在FPGA内实现扰码过程
华为Mate9终于降价,华为P10功不可没
rs232c串口接线图详解
从PC串行口实现简单红外数据传输
魅蓝6T评测 在有限的硬件上做到了超越同级的体验
直流电阻和绝缘电阻的区别是什么
神奇的开关 — 可控硅
荣耀v9play和红米Note5A哪个值得买？区别对比评测分析
荣耀手环4评测 值不值得入手
云呼叫中心|云呼叫中心和传统呼叫中心价格区别在哪？
高通试验首个超密集小基站
电子芯闻早报：10核处理器是上限，不会再高了
如何在 Git 中恢复隐藏的修改记录
普瑞均胜：电动汽车市场化发展需要汽车级的BMS
IR威尔士招贤纳才，大举扩资