模拟信号转成数字信号的四个过程
模拟信号转成数字信号需要经过采样-保持-量化-编码这四个过程。下面逐一来分析这四个过程。
采样：采样要满足采样定理，采样定理(香农采样定理或奈奎斯特采样定理)是美国电信工程师h.奈奎斯特在1928年提出的，在数字信号处理领域中，采样定理是连续时间信号(通常称为模拟信号)和离散时间信号(通常称为数字信号)之间的基本桥梁。该定理说明采样频率与信号频谱之间的关系，是连续信号离散化的基本依据。它为采样率建立了一个足够的条件，该采样率允许离散采样序列从有限带宽的连续时间信号中捕获所有信息。采样定理又称取样定理、抽样定理。采样定理说明采样频率与信号频谱之间的关系，是连续信号离散化的基本依据。
采样定理的定义为：为了不失真地恢复模拟信号，采样频率应该不小于模拟信号频谱中最高频率的2倍。即fs≥2f max。如图3-3所示。在图3-3中，x(t)是被采样信号，u(p)是采样序列示意，x'(t)是采样之后的信号示意。根据图3-3，不难看出，如果采样频率过低，低于信号的最大频率，那这个信号就不能被还原，甚至会产生混叠，即上一个周期的波形和下一个周期混合到一起去。
图3-3 采样定理波形示意
保持：采样保持电路由模拟开关、存储元件和缓冲放大器a组成。在采样时刻，加到模拟开关上的数字信号为低电平，此时模拟开关被接通，使存储元件(通常是电容器)两端的电压ub随被采样信号ua变化。当采样间隔终止时，d变为高电平，模拟开关断开，ub则保持在断开瞬间的值不变。缓冲放大器的作用是放大采样信号，它在电路中的连接方式有两种基本类型：一种是将信号先放大再存储，另一是先存储再放大。对理想的采样保持电路，要求开关没有偏移并能随控制信号快速动作，断开的阻抗要无限大，同时还要求存储元件的电压能无延迟地跟踪模拟信号的电压，并可在任意长的时间内保持数值不变。采样保持的波形如图3-4所示。
图3-4 采样保持电路的输出随输入变化的波形图
采样后，还需要对采样信号进行量化。为什么量化呢?就算是经过采样，采样点的值依旧是模拟信号本身的值，该多少是多少，没有变化，那么多的值，而且还有可能各不相同，那处理起来同样是很困难啊。为了把无限多个值，变成有限个值，就需要用量化这个技术了。
如果是n位adc，则把信号幅度值(也就是纵轴)进行2^n次均匀分割，采样点落入哪个区间，就取这个区间所对应的二进制值(n位)，这么做就实现了无限个值变成有限个值的目的了。如图3-5所示。
图3-5 量化示意图
上述的采样和量化两个阶段，实际上分别是将时间连续，幅度连续的模拟信号，进时间离散分割，幅度离散分割。到此时，模拟信号实际上还没有变成数字信号，只是变成了在时间上和幅度上离散的信号，而正真数字化是在编码阶段进行的。
编码：编码实际上是将量化电路输出的状态转成特定的二进制编码，进行输出，这个阶段由于ad芯片的不同，输出的编码格式可能有区别。
再来看量化电路，量化电路实际上是将一个电压进行2^n次分割的电路。2^n次分割，这个数量可能有点多，不利于分析。先来看一个简化模型，如果要将一个电压信号量化成大于2.5v和小于等于2.5v的两个状态，应该怎么做?这里想到了比较器电路，只要将比较器的反向参考电压设置为2.5v，那么当输入电压大于2.5v时，比较器输出高电平，低于2.5v比较器输出低电平。虽然量化的状态只有两种，但实际上确实是实现了量化的目的。那么请再思考一下，如果要将5v量化成4种状态，以1.25v为一个量化档位，那该怎么做呢?那就需要用到三个比较器，并且分别设置不同的参考电压。如图3-6所示。
图3-6 四状态量化电路
分析图3-6的电路，我们不难得出输入与输出的状态。
由此再来做个思想实验，假设有n个比较器单元，每个比较器单元的参考电压为
那就可以将输入电压分成n种状态，即量化n个值，以上就是一种早期的并行比较ad的原理。
vmax即为此adc的参考电压。
量化电路其实是对连续的模拟信号在幅度维度上的离散化过程，一个量化电路是adc内部最核心的部分，其实现原理决定了这个adc的类型。以上是并行比较adc的原理，并行比较型a/d转换器由电阻分压器、电压比较器、数码寄存器及编码器4个部分组成。这种a/d转换器最大的优点是转换速度快，其转换时间只受电路传输延迟时间的限制，最快能达到低于20ns。缺点是随着输出二进制位数的增加，器件数目按几何级数增加。一个n位的转换器，需要2n-1个比较器。例如，n=8时，需要2^8-1=255个比较器。因此，制造高分辨率的集成并行a/d转换器受到一定限制。显然，这种类型的a/d转换器适用于要求转换速度高、但分辨率较低的场合。
除并行adc以外，还有非常多种类的adc，如逐次逼近型ad，双积分型ad，压频转换型ad，这些ad在后面用到时再来详细分析其原理及特性参数。
一种优化的机顶盒电子节目指南系统的设计方案
3G数据业务运营的核心关键点简介
高速球在结构设计和安装事项有哪些
基于SMARS 机器人的3D打印部件设计
手机充电插头大小有什么区别
模拟信号转成数字信号的四个过程
华为正式表态：拥有自动驾驶和电动汽车关键技术
第三代AI处理器的核心优势
Linux系统下C语言如何调用scalapack中的函数
Steam发布2020年1月份玩家软硬件统计数据 最受欢迎显卡依然是GTX 1060
FLIR Systems 推出用于预测性交通管理的人工智能红外交通传感器
驱动器提供比例电磁阀控制，无需PLC或μC
电源插座NL代表什么
内置MOS，双节锂电池升压输出12V/3A转换器FP5217
S32K344-WB开发板快速入门：官方在线教程&完整设计资源，请查收！
盘点英国在人工智能领域的战略布局及发展前景
机器人和人工智能的进步 带动世界快速变化
开源推动大数据新兴技术不断涌现
你不得不知道的人工智能的六大担忧
比特币减半效应是怎么一回事
采样：采样要满足采样定理，采样定理(香农采样定理或奈奎斯特采样定理)是美国电信工程师h.奈奎斯特在1928年提出的，在数字信号处理领域中，采样定理是连续时间信号(通常称为模拟信号)和离散时间信号(通常称为数字信号)之间的基本桥梁。该定理说明采样频率与信号频谱之间的关系，是连续信号离散化的基本依据。它为采样率建立了一个足够的条件，该采样率允许离散采样序列从有限带宽的连续时间信号中捕获所有信息。采样定理又称取样定理、抽样定理。采样定理说明采样频率与信号频谱之间的关系，是连续信号离散化的基本依据。
采样定理的定义为：为了不失真地恢复模拟信号，采样频率应该不小于模拟信号频谱中最高频率的2倍。即fs≥2f max。如图3-3所示。在图3-3中，x(t)是被采样信号，u(p)是采样序列示意，x'(t)是采样之后的信号示意。根据图3-3，不难看出，如果采样频率过低，低于信号的最大频率，那这个信号就不能被还原，甚至会产生混叠，即上一个周期的波形和下一个周期混合到一起去。
图3-3 采样定理波形示意
保持：采样保持电路由模拟开关、存储元件和缓冲放大器a组成。在采样时刻，加到模拟开关上的数字信号为低电平，此时模拟开关被接通，使存储元件(通常是电容器)两端的电压ub随被采样信号ua变化。当采样间隔终止时，d变为高电平，模拟开关断开，ub则保持在断开瞬间的值不变。缓冲放大器的作用是放大采样信号，它在电路中的连接方式有两种基本类型：一种是将信号先放大再存储，另一是先存储再放大。对理想的采样保持电路，要求开关没有偏移并能随控制信号快速动作，断开的阻抗要无限大，同时还要求存储元件的电压能无延迟地跟踪模拟信号的电压，并可在任意长的时间内保持数值不变。采样保持的波形如图3-4所示。
图3-4 采样保持电路的输出随输入变化的波形图
采样后，还需要对采样信号进行量化。为什么量化呢?就算是经过采样，采样点的值依旧是模拟信号本身的值，该多少是多少，没有变化，那么多的值，而且还有可能各不相同，那处理起来同样是很困难啊。为了把无限多个值，变成有限个值，就需要用量化这个技术了。
如果是n位adc，则把信号幅度值(也就是纵轴)进行2^n次均匀分割，采样点落入哪个区间，就取这个区间所对应的二进制值(n位)，这么做就实现了无限个值变成有限个值的目的了。如图3-5所示。
图3-5 量化示意图
上述的采样和量化两个阶段，实际上分别是将时间连续，幅度连续的模拟信号，进时间离散分割，幅度离散分割。到此时，模拟信号实际上还没有变成数字信号，只是变成了在时间上和幅度上离散的信号，而正真数字化是在编码阶段进行的。
编码：编码实际上是将量化电路输出的状态转成特定的二进制编码，进行输出，这个阶段由于ad芯片的不同，输出的编码格式可能有区别。
再来看量化电路，量化电路实际上是将一个电压进行2^n次分割的电路。2^n次分割，这个数量可能有点多，不利于分析。先来看一个简化模型，如果要将一个电压信号量化成大于2.5v和小于等于2.5v的两个状态，应该怎么做?这里想到了比较器电路，只要将比较器的反向参考电压设置为2.5v，那么当输入电压大于2.5v时，比较器输出高电平，低于2.5v比较器输出低电平。虽然量化的状态只有两种，但实际上确实是实现了量化的目的。那么请再思考一下，如果要将5v量化成4种状态，以1.25v为一个量化档位，那该怎么做呢?那就需要用到三个比较器，并且分别设置不同的参考电压。如图3-6所示。
图3-6 四状态量化电路
分析图3-6的电路，我们不难得出输入与输出的状态。
由此再来做个思想实验，假设有n个比较器单元，每个比较器单元的参考电压为
那就可以将输入电压分成n种状态，即量化n个值，以上就是一种早期的并行比较ad的原理。
vmax即为此adc的参考电压。
量化电路其实是对连续的模拟信号在幅度维度上的离散化过程，一个量化电路是adc内部最核心的部分，其实现原理决定了这个adc的类型。以上是并行比较adc的原理，并行比较型a/d转换器由电阻分压器、电压比较器、数码寄存器及编码器4个部分组成。这种a/d转换器最大的优点是转换速度快，其转换时间只受电路传输延迟时间的限制，最快能达到低于20ns。缺点是随着输出二进制位数的增加，器件数目按几何级数增加。一个n位的转换器，需要2n-1个比较器。例如，n=8时，需要2^8-1=255个比较器。因此，制造高分辨率的集成并行a/d转换器受到一定限制。显然，这种类型的a/d转换器适用于要求转换速度高、但分辨率较低的场合。
除并行adc以外，还有非常多种类的adc，如逐次逼近型ad，双积分型ad，压频转换型ad，这些ad在后面用到时再来详细分析其原理及特性参数。
一种优化的机顶盒电子节目指南系统的设计方案
3G数据业务运营的核心关键点简介
高速球在结构设计和安装事项有哪些
基于SMARS 机器人的3D打印部件设计
手机充电插头大小有什么区别
模拟信号转成数字信号的四个过程
华为正式表态：拥有自动驾驶和电动汽车关键技术
第三代AI处理器的核心优势
Linux系统下C语言如何调用scalapack中的函数
Steam发布2020年1月份玩家软硬件统计数据 最受欢迎显卡依然是GTX 1060
FLIR Systems 推出用于预测性交通管理的人工智能红外交通传感器
驱动器提供比例电磁阀控制，无需PLC或μC
电源插座NL代表什么
内置MOS，双节锂电池升压输出12V/3A转换器FP5217
S32K344-WB开发板快速入门：官方在线教程&完整设计资源，请查收！
盘点英国在人工智能领域的战略布局及发展前景
机器人和人工智能的进步 带动世界快速变化
开源推动大数据新兴技术不断涌现
你不得不知道的人工智能的六大担忧
比特币减半效应是怎么一回事