Design Complexity、congestion、Timing

随着fpga规模越来越大,设计本身的复杂度也同样增加。xilinx ufdm中也经常提到了design complexity这样一个概念。timing/complexity/congestion是每一个大的设计都需要考虑和均衡的三要素。
什么样的设计会产生design complexity引起congestion问题?
设计本身具有多次迭代则很容易产生,例如通信中复杂度很高的纠错码ldpc等,如果加上多次软判决和多通道,则复杂度会急剧提升。
这里需要明确,资源占用率和congestion 并不是必然联系。当出现congestion时,替换成更大的器件并不一定有效,这一点已经在客户有验证结论。
fpga中如何衡量complexity ?
fpga内部逻辑互联度,vivado中有rent 这个参数代表。
vivado中的complexity
通常工具遇到complexity引起的congestion问题都会运行非常长的布线时间,最终报错 error: [route-3] design is not routable as itscongestion level is 7. 7目前是最高的级别了,因为工具中level n代表2的n次方范围内都存在阻塞问题。
如果出现了阻塞问题,可以通过report_design_analysis –congestion 查看工具给出的东南西北clb坐标,方便工程师定位。
所以当工程出现运行时间明显拉长,工程师可以提前考虑是否由于复杂度提升引起的阻塞问题。
出现阻塞时的建议解决办法
1. 建议首先找出设计中的大扇出信号,想办法减少fanout;
2. 尝试vivado中不同的针对阻塞优化策略;
3. 优化代码的系统设计,减少复位信号,优化coding style;
4. 模块之间多级pipeline ,relax关键路径。
5. 尝试使用大器件看是否能够解决;
6. 尝试relax timing 看是否能够解决;
7. 综合时关闭lut combining;

束状配线光缆GJFJV是什么
5G核心网“四全”支撑实现三个方向技术内涵
中国粮食行业协会副秘书长一行到访泰禾智能调研
压敏电阻的防老化措施
工业4.0与物联网还有人工智能之间的关系怎样
Design Complexity、congestion、Timing
基于行业标准国家标准的硬件可靠性测试方法
智能家居系统简单版设计方案
飞兆IntelliMAX智能负载开关提供高功效和先进保护功能
中兴通讯5G核心网率先通过IMT2020三阶段测试
AI科技的 “后勤保障”——PDN阻抗测试
一文教你如何区别ARM Cortex系列处理器
两种室内变压器的安装形式分享
智能芯片技术在乳腺癌早期筛查中的应用
rohs测试中的一些误区
cpld新手入门教程
智能手机为什么越来越喜欢曲面屏?
回流焊点形成过程_回流焊点润湿产生的原因及预防措施
控制电机的应用
DSP和PBL3717A构成的步进电机的控制系统