在为高速adc设计时钟网络时,抖动是最关键的参数之一。时钟抖动量将设置给定输入频率下可以达到的最大snr。大多数现代高速adc都有大约80fs的抖动,adc的编码时钟应该在这个范围内。它当然应该小于1ps,以实现adc的最大性能。
snr和抖动之间的关系由以下公式给出:
其中fin是输入信号的频率,tj是时钟的抖动。该公式表明,对于高频输入信号和固定量的抖动,最大snr将降低。这是因为在给定的抖动量下,更快的压摆信号将具有更多的电压误差:
图1.adc 噪声与时钟抖动的关系
对于频率成分相对较低的输入信号,例如在1mhz以下,时钟抖动变得不那么重要,但是当输入信号的频率为几百兆赫兹时,时钟上的抖动将成为误差的主要来源,并且将成为snr的限制因素。
下面是一个简单的图表,显示了snr如何随着输入频率和时钟抖动而降低:
图2.ltc2208 snr 与频率 vs. 有效值抖动的关系
只需在x轴上找到您使用的输入频率,在y轴上找到所需的snr,您就可以准确地看到时钟上需要多小的抖动才能达到所需的snr。为了将时钟的抖动与adc的抖动相结合,您需要用功率将这两个项相加。
例如,如果你有一个100mhz的输入信号,并且你想要78db的snr,你将需要一个抖动小于200fs的时钟源。典型的fpga将具有高达50ps的加性抖动,不应使用adc时钟。通常,vcxo和低抖动pll是最佳的adc时钟源。
需要注意的是,这些方程源自标准采样理论,适用于任何制造商的所有adc。
在设计具有高速adc的系统时,考虑时钟抖动非常重要。它会严重限制您在系统中可以实现的snr,并且可能会在系统设计中停止显示。保持尽可能低的时钟抖动与前端电路的设计同样重要。它不应该是事后的想法,而应该在设计的第一阶段考虑。
黑莓KEY2红色版国行开启预约 售价4499元
三基色多色温LED人工智能路灯亮相重庆市 将助推重庆都市游发展
AI换脸技术在互联网领域的应用场景范围
无线数据采集系统正在网络化、智能化的发展
将IAR EWARM的一个函数拷贝到Keil里后编译出错了?
最大信噪比与时钟抖动的关系
雷达技术为智能家居安全应用助力
5G商用逐渐铺开,5G套餐资费将趋于正常化
怎么看CPU有没有超频 cpu超频的意义是什么
你要的智能电网的信息全都在这里
5种光缆结构怎么选?
京东、苏宁两大平台纷纷对自营iPhone价格进行了下调
手动式的单轴滑动导向结构中使用驱动器实现自动化
云中运行ERP的8种误解你中招了吗
一座 “数智桥梁”,华为助力“天堑变通途”
控制设备维修费用的十大法宝
AMD内测多款RX 6000M移动显卡
比亚迪元,国产小钢炮suv,百公里加速仅需4.9秒,混动版车型油耗仅2L
7805稳压芯片,7805芯片介绍
英国ARM公司新型处理器允许在单一集群中最多提供8个