基于GAL芯片实现VME总线接口电路的设计流程概述
1 引言
vme 总线由于具有良好的物理特性、严格的技术规范和与微处理器接口灵活的特点而 被广泛应用于雷达、声纳等大规模并行多处理器系统［1］，在国内外船舶机舱自动化控制系统 中也有成功应用。用户在开发基于vme 总线的信号采集模块时，首先必须考虑和解决的是 与vme 总线的接口问题。本文采用基于gal 芯片实现vme 总线接口电路的思路，对vme 总线接口设计问题进行了深入研究。文中通过软件技术实现了vme 总线地址的译码以及数 据读写与中断逻辑控制，有效简化了硬件电路的设计。
2 接口设计功能要求
根据 vme 总线规范和本题具体任务需求，本文设计的vme 总线接口电路为一从控设 备接口电路（slave interface），接口的数据总线宽度和地址总线宽度均为16 位。主要接口功 能要求如下：
1）产生电路板本身的程序复位和硬件复位信号；
2）产生i/o 读、写信号及数据总线接口芯片片选信号；
3）产生与vme 总线的应答信号、数据选通信号，控制数据传送方向；
4）具有中断请求功能：可设定的中断请求级；可编程中断向量；支持中断响应菊花链。
3 主要接口电路设计与功能实现
3.1 接口设计原理
通过比较研究，本文选用 lattice 的通用阵列逻辑（gal）芯片来完成接口逻辑电路设 计。gal 芯片是lattice 公司开发的电可擦写、可重复编程的pld，具有结构简单，易于编 程等优点。本文采用3 片gal 芯片进行接口逻辑电路设计，电路基本结构及原理如图1 所 示。图中2 片gal20v8 完成地址译码和读写控制，1 片gal16v8 完成中断请求控制，数 据接口采用通用总线接口芯片z8536。z8536 是一种带有两个8 位i/o 口、通用可编程的总 线接口芯片。通过对控制寄存器进行配置，可将这两个i/o 口作为两路8 位信号通道，或共 同构成一路16 位信号的通道。在本设计中，gal 芯片将vme 总线*问z8536 的信号进 行译码，再通过la4 和la5 对z8536 各个接口及工作方式配置寄存器进行选择。vme 总 线借助z8536 即实现对该从板上8 位或16 位数据的读写。
图1 电路基本结构及原理
3.2 地址译码和读写控制电路设计与功能实现
地址译码电路要实现的主要功能是当主设备发出的地址有效信号as*有效时，自动从 总线上获取地址和地址修饰码，然后根据地址修饰码配置本次地址传送的方式，再根据地址 发出相应的片选信号选择板上芯片。读写控制模块的主要功能是通过读写周期时序内产生的 ds0*、ds1*、write*、lword*、iack*等信号正确配置数据传送的形式，控制板上的 i/o 芯片的读写，并发出dtack*信号还原主设备［2］。
为满足以上要求，地址译码芯片上的ce［3~0］分别接4 片z8536 总线接口芯片的使能端； 读写控制芯片上的rd 和wr 分别接z8536 的读写使能端。通过这两块芯片，实现了vme 总线对该从板上各路信号的读写进行的控制。
由以上分析及逻辑推理确定了 gal 芯片要实现的功能以后，根据总线协议和硬件电路 即可得到相关信号之间的逻辑关系，本文据此完成了相应abel-hdl 程序编写并利用 lattice 公司的专用开发工具isplever5.1 对gal 芯片程序进行了编译和仿真调试，其地址 译码控制过程仿真波形如图2 所示。
图 2 地址译码控制过程仿真波形
3.3 中段请求控制电路设计与功能实现
vme 优先级中断机制采用菊花链，它用于在板与板之间传送一电平信号。它始于第一 槽而终结于最后一槽。系统可以提供irq 1 ~irq7 共7 个中断请求，其中irq7 具有最高优 先级。本文采用通过跳线设定优先级的方法。当中断处理器处理中断请求时，中断应答菊花 链驱动器启动中断应答菊花链工作，以确保只有一个中断器响应正在进行中的中断应答周 期。当主设备应答某个中断时，首先把iack*信号驱动为低，表示当前周期是中断应答周 期，同时将相应的中断请求级别值放到a01～a03 上。而中断响应主要由中断响应输入 （iackin*）和中断响应输出（（iackout*）组成应答菊花链。若某一从设备发出中断请求，并 且响应的中断识别码和自己匹配，同时接到上一级传下来的有效的iackin*信号，则判断 是自己的中断响应，应该堵塞iackout*信号，使之为高电平，否则应该继续下传 iackout*信号［3］。根据上述的vme 总线中断处理机制和过程，可以设计出在slave 模式 下，从设备通过gal 芯片申请中断的控制逻辑。中断控制逻辑部分的abel-hdl 源程序 如下：
图 3 是该程序在isplever5.1 中的仿真波形图。在该图中，从设备板上的z8536 通过 将int 拉低请求一个权限为irq2 的中断，译码识别代码为010。由图可见，当a［3~1］为 010 时，菊花链停止传送，否则由iackout 传出。
图 3 中断请求控制仿真波形
4 结语
目前基于上述接口电路的vme 总线i/o 接口板卡设计研制工作已完成，并已成功应用 于机舱自动化控制系统原理样机中。试运行以来稳定可靠，表明本文设计思路方法可行，电 路及程序实现达到预期目标，为vme 总线接口逻辑功能的设计与实现提供了一条途径。
电源电路原理及其关键参数与风险点详解
虹软视觉主办的AI Maker开发者创造营已在成都成功举行
保险丝的作用
最强移动SoC大乱斗：高通骁龙835大战联发科X30/华为麒麟970
MAX14979E 宽带、具有±15kV ESD保护的LVD
基于GAL芯片实现VME总线接口电路的设计流程概述
科森科技智能穿戴及通讯终端精密电子项目开工建设
国产操作系统AWorks LP — 科技自立自强的排头兵
最新小米9Pro 5G到货，eWiseTech又添新5G设备参数
Hex文件内容详细解析
未来军用无人机市场的需求量逐渐增加
备战4G：中兴“金手铐”捆绑核心成员
著名黑客组织XENOTIME将目标扩大到美国等地区的电力公用事业机构
Gowild公子小白Pro体验评测：为您带来AI新生活
基于FPGA研究设计平台不断推动创新网络发展的步伐
安科瑞企业能源管控平台的设计和应用
Speos新型计算方法：使用GPU提升计算速率
蓝牙发表新音讯技术，可以一部装置连接多副耳机
CD4013介绍_CD4013分频电路工作原理解析
路特斯智能驾驶信息安全实践
vme 总线由于具有良好的物理特性、严格的技术规范和与微处理器接口灵活的特点而 被广泛应用于雷达、声纳等大规模并行多处理器系统［1］，在国内外船舶机舱自动化控制系统 中也有成功应用。用户在开发基于vme 总线的信号采集模块时，首先必须考虑和解决的是 与vme 总线的接口问题。本文采用基于gal 芯片实现vme 总线接口电路的思路，对vme 总线接口设计问题进行了深入研究。文中通过软件技术实现了vme 总线地址的译码以及数 据读写与中断逻辑控制，有效简化了硬件电路的设计。
2 接口设计功能要求
根据 vme 总线规范和本题具体任务需求，本文设计的vme 总线接口电路为一从控设 备接口电路（slave interface），接口的数据总线宽度和地址总线宽度均为16 位。主要接口功 能要求如下：
1）产生电路板本身的程序复位和硬件复位信号；
2）产生i/o 读、写信号及数据总线接口芯片片选信号；
3）产生与vme 总线的应答信号、数据选通信号，控制数据传送方向；
4）具有中断请求功能：可设定的中断请求级；可编程中断向量；支持中断响应菊花链。
3 主要接口电路设计与功能实现
3.1 接口设计原理
通过比较研究，本文选用 lattice 的通用阵列逻辑（gal）芯片来完成接口逻辑电路设 计。gal 芯片是lattice 公司开发的电可擦写、可重复编程的pld，具有结构简单，易于编 程等优点。本文采用3 片gal 芯片进行接口逻辑电路设计，电路基本结构及原理如图1 所 示。图中2 片gal20v8 完成地址译码和读写控制，1 片gal16v8 完成中断请求控制，数 据接口采用通用总线接口芯片z8536。z8536 是一种带有两个8 位i/o 口、通用可编程的总 线接口芯片。通过对控制寄存器进行配置，可将这两个i/o 口作为两路8 位信号通道，或共 同构成一路16 位信号的通道。在本设计中，gal 芯片将vme 总线*问z8536 的信号进 行译码，再通过la4 和la5 对z8536 各个接口及工作方式配置寄存器进行选择。vme 总 线借助z8536 即实现对该从板上8 位或16 位数据的读写。
图1 电路基本结构及原理
3.2 地址译码和读写控制电路设计与功能实现
地址译码电路要实现的主要功能是当主设备发出的地址有效信号as*有效时，自动从 总线上获取地址和地址修饰码，然后根据地址修饰码配置本次地址传送的方式，再根据地址 发出相应的片选信号选择板上芯片。读写控制模块的主要功能是通过读写周期时序内产生的 ds0*、ds1*、write*、lword*、iack*等信号正确配置数据传送的形式，控制板上的 i/o 芯片的读写，并发出dtack*信号还原主设备［2］。
为满足以上要求，地址译码芯片上的ce［3~0］分别接4 片z8536 总线接口芯片的使能端； 读写控制芯片上的rd 和wr 分别接z8536 的读写使能端。通过这两块芯片，实现了vme 总线对该从板上各路信号的读写进行的控制。
由以上分析及逻辑推理确定了 gal 芯片要实现的功能以后，根据总线协议和硬件电路 即可得到相关信号之间的逻辑关系，本文据此完成了相应abel-hdl 程序编写并利用 lattice 公司的专用开发工具isplever5.1 对gal 芯片程序进行了编译和仿真调试，其地址 译码控制过程仿真波形如图2 所示。
图 2 地址译码控制过程仿真波形
3.3 中段请求控制电路设计与功能实现
vme 优先级中断机制采用菊花链，它用于在板与板之间传送一电平信号。它始于第一 槽而终结于最后一槽。系统可以提供irq 1 ~irq7 共7 个中断请求，其中irq7 具有最高优 先级。本文采用通过跳线设定优先级的方法。当中断处理器处理中断请求时，中断应答菊花 链驱动器启动中断应答菊花链工作，以确保只有一个中断器响应正在进行中的中断应答周 期。当主设备应答某个中断时，首先把iack*信号驱动为低，表示当前周期是中断应答周 期，同时将相应的中断请求级别值放到a01～a03 上。而中断响应主要由中断响应输入 （iackin*）和中断响应输出（（iackout*）组成应答菊花链。若某一从设备发出中断请求，并 且响应的中断识别码和自己匹配，同时接到上一级传下来的有效的iackin*信号，则判断 是自己的中断响应，应该堵塞iackout*信号，使之为高电平，否则应该继续下传 iackout*信号［3］。根据上述的vme 总线中断处理机制和过程，可以设计出在slave 模式 下，从设备通过gal 芯片申请中断的控制逻辑。中断控制逻辑部分的abel-hdl 源程序 如下：
图 3 是该程序在isplever5.1 中的仿真波形图。在该图中，从设备板上的z8536 通过 将int 拉低请求一个权限为irq2 的中断，译码识别代码为010。由图可见，当a［3~1］为 010 时，菊花链停止传送，否则由iackout 传出。
图 3 中断请求控制仿真波形
4 结语
目前基于上述接口电路的vme 总线i/o 接口板卡设计研制工作已完成，并已成功应用 于机舱自动化控制系统原理样机中。试运行以来稳定可靠，表明本文设计思路方法可行，电 路及程序实现达到预期目标，为vme 总线接口逻辑功能的设计与实现提供了一条途径。
电源电路原理及其关键参数与风险点详解
虹软视觉主办的AI Maker开发者创造营已在成都成功举行
保险丝的作用
最强移动SoC大乱斗：高通骁龙835大战联发科X30/华为麒麟970
MAX14979E 宽带、具有±15kV ESD保护的LVD
基于GAL芯片实现VME总线接口电路的设计流程概述
科森科技智能穿戴及通讯终端精密电子项目开工建设
国产操作系统AWorks LP — 科技自立自强的排头兵
最新小米9Pro 5G到货，eWiseTech又添新5G设备参数
Hex文件内容详细解析
未来军用无人机市场的需求量逐渐增加
备战4G：中兴“金手铐”捆绑核心成员
著名黑客组织XENOTIME将目标扩大到美国等地区的电力公用事业机构
Gowild公子小白Pro体验评测：为您带来AI新生活
基于FPGA研究设计平台不断推动创新网络发展的步伐
安科瑞企业能源管控平台的设计和应用
Speos新型计算方法：使用GPU提升计算速率
蓝牙发表新音讯技术，可以一部装置连接多副耳机
CD4013介绍_CD4013分频电路工作原理解析
路特斯智能驾驶信息安全实践