CCIX物理层详解
5. 物理层
5.1 介绍
ccix 1.1设备必须支持两种物理层中的一种：pcie 5.0 phy，或者是ccix edr phy。
5.2 edr25-sr电气规范
edr25-sr电气规范适用于edrphy中esm数据速率为20gt/s和25gt/s的短距离(short reach，sr)应用。
5.3 edr25-lr电气规范
edr25-lr电气规范适用于edr phy中esm数据速率为20gt/s和25gt/s的长距离(long reach，lr)应用。
5.4 edr32电气规范
edr32电气规范适用于2.5 gt/s，5 gt/s，8 gt/s，16gt/s和32 gt/s。
6.协议层和传输层dvsec(designated vendor-specific extended capability)
6.1 概述
指定供应商特定扩展功能(designatedvendor-specific extended capability，dvsec)这个概念是pcie协议里面的概念。
pcie的供应商特定扩展功能是一种可选的扩展功能，允许由任何pcie功能(function)或rcrb(root complex register block)实现。这允许pcie组件供应商使用扩展功能机制公开特定于供应商的寄存器。vsec结构可以告诉供应商特定的软件，哪些软件具有特定的组件支持，包括软件发布后开发的组件。
每个pcie设备在系统总线上都有自己的标识符，这个标识符就是bdf(bus，device，function)，pcie的配置软件应当有能力识别整个pcie总线系统的拓扑逻辑，以及其中的每一条总线(bus)，每一个设备(device)和每一项功能(function)。在bdf中，bus number占用8位，device number占用5位，functionnumber占用3位。pcie总线最多支持256个子总线，每个子总线最多支持32个设备，每个设备最多支持8个功能。
pcie设备使用的基本配置空间共由64个字节组成，其地址范围为0x00~0x3f，这64个字节是所有pcie设备必须支持的。此外，pcie设备还扩展了0x40~0xff这段配置空间，在这段空间主要存放一些与msi或者msi-x中断机制和电源管理相关的capability结构。其中所有能够提交中断请求的pcie设备，必须支持msi或者msi-xcapability结构。
pcie设备还支持0x100~0xfff这段扩展配置空间。pcie设备使用的扩展配置空间最大为4kb，在pcie总线的扩展配置空间中，存放pcie设备所独有的一些capability结构。
pcie总线规范要求其设备必须支持capabilities结构。在pcie总线的基本配置空间中，包含一个capabilities pointer寄存器，上图的0x34，该寄存器存放capabilities结构链表的头指针。在一个pcie设备中，可能含有多个capability结构，这些寄存器组成一个链表，其结构如下图所示。
其中每一个capability结构都有唯一的id号，每一个capability寄存器都有一个指针，这个指针指向下一个capability结构，从而组成一个单向链表结构，这个链表的最后一个capability结构的指针为0。一个pcie设备可以包含多个capability结构，包括与电源管理相关、与pcie总线相关的结构、与中断请求相关的capability结构、pcie capability结构和pcie扩展的capability结构。 pcie每个function都存在4k的配置空间，4k空间中前256 byte(0x00 ~ 0xff)是与pci 兼容的寄存器。256 byte的前64 byte(0x00 ~0x3f)就是pciheader，可以分为type0和type1两种类型。配置空间中，除了pciheader，还存在很多描述pcie相关能力的寄存器，这些寄存器在0x40 ~0xff中实现，这一段空间称为pcie能力寄存器空间，此处可以由用户实施很多的pcie能力，常见的有pm能力寄存器、msi能力寄存器、pciecapability structure(pcie设备必须有)。能力寄存器在pcie capability register space中以链表的形式分布。有一些pcie扩展能力寄存器定义在配置空间的0x100 ~ 0xfff 段，即在pcie extend configuration space里。这里定义的各种扩展能力也是以链表的形式分布，只不过第一个扩展能力寄存器就在0x100位置。每一个扩展能力寄存器的第一排寄存器格式类似。在ccix中，对于dvsec链表的没有特定顺序的要求。功能版本(capabilities version)必须为1h，与pci express基本规范中的定义一致。dvsec版本必须为1h(对于此版本的ccix规范)。dvsec供应商id必须是ccid。dvsec id编码必须符合下面表中的定义。
传输dvsec包含ccix物理层、数据链路层和事务层的控制和状态寄存器(control and status register，csr)。协议dvsec包含ccix协议层的csr。
这一章里面定义了大量的寄存器，用以扩展ccix的功能。由于寄存器实在太多了，本文中就不一一列举了。这一章也是整个ccix协议里面篇幅最大的章节。做ip实现的需要仔细研读这一章。
科彼特已连续两届冠名磁性元件与电源行业评选
移植openharmony
浅谈Redmi Note9系列的三款机型
2020半导体企业家峰会在无锡惠山举行
关于安防市场的快速发展分析
CCIX物理层详解
高德地图AR驾车导航系统全面升级
到底是什么决定了二极管的最高工作频率？
中兴通讯CloudStudio系统助力电信运营商共同开启5G万物互联
区块链红利已经远走？区块链才刚刚开始
模具抛光的工艺流程及技巧
印度电信部与华为将在5G应用测试方面进行合作
浅析牵引型和启动型铅蓄电池，它们之间有何区别
如何用示波器测量交流电压_示波器测量交流电压方法
苹果iPhone12 Pro和华为Mate40 Pro谁更强？
加湿器的种类与原理
iPhone XR出现手机屏幕失灵的故障原因有哪些
百家笔记网6个月做到6000访客是如何实现的？[图]
3线RTD应用电路
数据库引擎如何安装
5.1 介绍
ccix 1.1设备必须支持两种物理层中的一种：pcie 5.0 phy，或者是ccix edr phy。
5.2 edr25-sr电气规范
edr25-sr电气规范适用于edrphy中esm数据速率为20gt/s和25gt/s的短距离(short reach，sr)应用。
5.3 edr25-lr电气规范
edr25-lr电气规范适用于edr phy中esm数据速率为20gt/s和25gt/s的长距离(long reach，lr)应用。
5.4 edr32电气规范
edr32电气规范适用于2.5 gt/s，5 gt/s，8 gt/s，16gt/s和32 gt/s。
6.协议层和传输层dvsec(designated vendor-specific extended capability)
6.1 概述
指定供应商特定扩展功能(designatedvendor-specific extended capability，dvsec)这个概念是pcie协议里面的概念。
pcie的供应商特定扩展功能是一种可选的扩展功能，允许由任何pcie功能(function)或rcrb(root complex register block)实现。这允许pcie组件供应商使用扩展功能机制公开特定于供应商的寄存器。vsec结构可以告诉供应商特定的软件，哪些软件具有特定的组件支持，包括软件发布后开发的组件。
每个pcie设备在系统总线上都有自己的标识符，这个标识符就是bdf(bus，device，function)，pcie的配置软件应当有能力识别整个pcie总线系统的拓扑逻辑，以及其中的每一条总线(bus)，每一个设备(device)和每一项功能(function)。在bdf中，bus number占用8位，device number占用5位，functionnumber占用3位。pcie总线最多支持256个子总线，每个子总线最多支持32个设备，每个设备最多支持8个功能。
pcie设备使用的基本配置空间共由64个字节组成，其地址范围为0x00~0x3f，这64个字节是所有pcie设备必须支持的。此外，pcie设备还扩展了0x40~0xff这段配置空间，在这段空间主要存放一些与msi或者msi-x中断机制和电源管理相关的capability结构。其中所有能够提交中断请求的pcie设备，必须支持msi或者msi-xcapability结构。
pcie设备还支持0x100~0xfff这段扩展配置空间。pcie设备使用的扩展配置空间最大为4kb，在pcie总线的扩展配置空间中，存放pcie设备所独有的一些capability结构。
pcie总线规范要求其设备必须支持capabilities结构。在pcie总线的基本配置空间中，包含一个capabilities pointer寄存器，上图的0x34，该寄存器存放capabilities结构链表的头指针。在一个pcie设备中，可能含有多个capability结构，这些寄存器组成一个链表，其结构如下图所示。
其中每一个capability结构都有唯一的id号，每一个capability寄存器都有一个指针，这个指针指向下一个capability结构，从而组成一个单向链表结构，这个链表的最后一个capability结构的指针为0。一个pcie设备可以包含多个capability结构，包括与电源管理相关、与pcie总线相关的结构、与中断请求相关的capability结构、pcie capability结构和pcie扩展的capability结构。 pcie每个function都存在4k的配置空间，4k空间中前256 byte(0x00 ~ 0xff)是与pci 兼容的寄存器。256 byte的前64 byte(0x00 ~0x3f)就是pciheader，可以分为type0和type1两种类型。配置空间中，除了pciheader，还存在很多描述pcie相关能力的寄存器，这些寄存器在0x40 ~0xff中实现，这一段空间称为pcie能力寄存器空间，此处可以由用户实施很多的pcie能力，常见的有pm能力寄存器、msi能力寄存器、pciecapability structure(pcie设备必须有)。能力寄存器在pcie capability register space中以链表的形式分布。有一些pcie扩展能力寄存器定义在配置空间的0x100 ~ 0xfff 段，即在pcie extend configuration space里。这里定义的各种扩展能力也是以链表的形式分布，只不过第一个扩展能力寄存器就在0x100位置。每一个扩展能力寄存器的第一排寄存器格式类似。在ccix中，对于dvsec链表的没有特定顺序的要求。功能版本(capabilities version)必须为1h，与pci express基本规范中的定义一致。dvsec版本必须为1h(对于此版本的ccix规范)。dvsec供应商id必须是ccid。dvsec id编码必须符合下面表中的定义。
传输dvsec包含ccix物理层、数据链路层和事务层的控制和状态寄存器(control and status register，csr)。协议dvsec包含ccix协议层的csr。
这一章里面定义了大量的寄存器，用以扩展ccix的功能。由于寄存器实在太多了，本文中就不一一列举了。这一章也是整个ccix协议里面篇幅最大的章节。做ip实现的需要仔细研读这一章。
科彼特已连续两届冠名磁性元件与电源行业评选
移植openharmony
浅谈Redmi Note9系列的三款机型
2020半导体企业家峰会在无锡惠山举行
关于安防市场的快速发展分析
CCIX物理层详解
高德地图AR驾车导航系统全面升级
到底是什么决定了二极管的最高工作频率？
中兴通讯CloudStudio系统助力电信运营商共同开启5G万物互联
区块链红利已经远走？区块链才刚刚开始
模具抛光的工艺流程及技巧
印度电信部与华为将在5G应用测试方面进行合作
浅析牵引型和启动型铅蓄电池，它们之间有何区别
如何用示波器测量交流电压_示波器测量交流电压方法
苹果iPhone12 Pro和华为Mate40 Pro谁更强？
加湿器的种类与原理
iPhone XR出现手机屏幕失灵的故障原因有哪些
百家笔记网6个月做到6000访客是如何实现的？[图]
3线RTD应用电路
数据库引擎如何安装