基于FPGA的DDC的设计
0 引言
近年来，软件无线电已经成为通信领域一个新的发展方向，数字下变频技术（digital down converter-ddc）是软件无线电的核心技术之一，也是计算量最大的部分，一般通过fpga或专用芯片等硬件实现。
现场可编程门阵列（fpga）是一种由用户自行配置的高密度专用数字集成芯片，具有小型化、低功耗、可编程、数字化和快速方便实用的特点。fpga的灵活性与高速处理的能力，使其由一种灵活的逻辑设计平台发展为重要的信号处理元件，在各种软件无线电产品中得到了广泛的应用。
本文设计和实现了基于fpga的可编程ddc（ddc），用于宽带数字中频软件无线电接收机中，完成数字下变频、数据抽取等功能。采用自顶向下的模块化设计方法，将整个ddc划分为基本单元，实现这些功能模块并组成模块库。在具体应用时，优化配置各个模块来满足具体无线通信系统性能的要求。
ddc由数控振荡器（nco）、数字混频器和积分清洗滤波器三部分组成，如图1所示。从原理上比较，ddc和模拟下变频器是一致的，都是输入信号与本地振荡信号混频，然后经低通滤波器滤除高频分量，得到基带信号。
1 ddc的设计
1．1 数控振荡器的设计
nco是ddc中的重要组成部分，nco的目标是产生频率可变的正交正、余弦样本信号。nco产生正弦波样本通常可采用查表法。即通过输入的相位数据来寻址查表以输出相应的正弦波幅值。如图2所示，码发生器由相位累加器和查找表构成。累加器按已定的步长进行累加，在每个参考时钟周期累加，并将结果存入寄存器。当结果溢出时重复执行，累加的过程可以看作nco输出频率的周期。使用查找表选择相应的sin和cos值输出。若使用字长为n位宽的累加器，对于某一频率控制字a，输出频率fout与输入频率控制字a的关系为：
其中，fclk为系统时钟。只要改变控制字a的大小，就可以控制输出频率fout。fout变化的最小步长△f由累加器的数据宽度决定。即：
1．2 数字混频器和积分清洗滤波器的设计及实现
在本设计中，全部过程均采用数字化处理，ddc由一对载波混频器和一对积分清洗滤波器组成。载波混频器主要用来实现下变频，积分清洗滤波器用来去掉高频分量，数据信息通过监测相邻两个符号时间内的相位变化来解调数据。两路信号在经过积分清洗滤波器后，输出信号的函数形式仍然不变，只是信号的幅值发生了变化。
由于利用fpga设计时，采用的是数字化的解调过程，因此在用vhdl实现时，需要将送过来的基于比特数据类型的位矢量先转化为有符号数，然后再进行数字运算，运算过程结束后，再将其转化为位矢量以便于进行信号的传输。两个载波混频器的输入信号为前端送来的2比特的采样数据，取值分别为±1和±3，其中，“00”代表‘1’，“01”代表‘3’，“10”代表‘-1’，“11”代表‘-3’，同样，本地载波取值±1，±3，这样经过载波混频后得到了±1、±3、±9等6个值。将这6个值用三位二进制数表示，高位为符号位，0表示正，1表示负，低位为数据位00、01、10分别代表1、3、9。所以载波混频器比较简单，用简单的门电路就可以实现，图3为混频器的综合图。对于本系统来说，虽然载波nco的输出不是一个方波，但对整体设计没什么影响。
在实现积分清洗滤波时，采取了前后两个样点相加（基于主时钟mainclk），然后由chip时钟（chipclk）进行抽样输出。这样做可以回避低通滤波器的同步问题。因为如果采取累加10次（tchip=10tmain）然后输出累加量方式的话，需要准确确定iout和qout的chip同步点，这样才能恢复出正确的基带信号。因此接收进来的qpsk信号经过下变频和低通滤波后的波形如图5中的i out和q out所示。
2 ddc的系统仿真
通过vhdl语言编写nco模块，其在modelsim中的仿真如图4所示。
其中：clk为基准时钟信号；i和q分别为sin、cos两路载波输出；carr clock为载波周期时钟，用来记录载波周期个数；load p为装载初始相位有效信号；p_init为初始相位值；fctrl为频率控制字。本设计用的是全局时钟作为工作时钟，所以虽然载波nco的输出不是一个方波，但对整体设计没什么影响，本地载波在一个周期内有4个相位，输出为系统时钟的分频信号。
图5是数字混频器仿真图，其中，sample in为接收到的信号，本文中用伪随机码；sin in、cos in为输入的两路载波信号；i out、q out为输出结果。
3 结论
本文所设计的简单ddc系统可以完成基本的下变频功能，适用于各种需要进行下变频的场合。并可免去使用专业ddc芯片的麻烦，有效实现所期望的功能。程序设计和实验表明，将接收进来的经过采样量化的数字中频信号进行数字式下变频在单片fpga中完成是完全可行的。
铱微云UWB定位基站
能源采集10年后方成主流 物联网等着吧
只看这三点！告诉你魅蓝5s是否值得买
继辽宁舰、已下水001A舰，上海开建002舰后第四艘航母开建
介绍一下TIA Portal V18安装和授权获取的流程
基于FPGA的DDC的设计
net程序员工作两年的总结
人工智能具备哪一些识别功能
CKS32F4xx系列低功耗模式之STANDBY模式
镍铁合金薄壁零件车削加工研究
赛灵思Spartan FPGA平台应用于香港应用科技研究院
IM2603用于typec外围应用的电源管理IC
模拟电路、传统数字电路与单片机有什么区别
NARLabs与比利时微电子合作 欲在MicroLED领域上跟韩国一战
电缆故障测试的原理与步骤
新一代主板BIOS技术
食用油过氧化值检测仪的应用以及功能的介绍
比特币还有扩展的余地吗
如何从生产制造环节减少电机振动因素？
Zoran推出新型高清中国有线机顶盒
近年来，软件无线电已经成为通信领域一个新的发展方向，数字下变频技术（digital down converter-ddc）是软件无线电的核心技术之一，也是计算量最大的部分，一般通过fpga或专用芯片等硬件实现。
现场可编程门阵列（fpga）是一种由用户自行配置的高密度专用数字集成芯片，具有小型化、低功耗、可编程、数字化和快速方便实用的特点。fpga的灵活性与高速处理的能力，使其由一种灵活的逻辑设计平台发展为重要的信号处理元件，在各种软件无线电产品中得到了广泛的应用。
本文设计和实现了基于fpga的可编程ddc（ddc），用于宽带数字中频软件无线电接收机中，完成数字下变频、数据抽取等功能。采用自顶向下的模块化设计方法，将整个ddc划分为基本单元，实现这些功能模块并组成模块库。在具体应用时，优化配置各个模块来满足具体无线通信系统性能的要求。
ddc由数控振荡器（nco）、数字混频器和积分清洗滤波器三部分组成，如图1所示。从原理上比较，ddc和模拟下变频器是一致的，都是输入信号与本地振荡信号混频，然后经低通滤波器滤除高频分量，得到基带信号。
1 ddc的设计
1．1 数控振荡器的设计
nco是ddc中的重要组成部分，nco的目标是产生频率可变的正交正、余弦样本信号。nco产生正弦波样本通常可采用查表法。即通过输入的相位数据来寻址查表以输出相应的正弦波幅值。如图2所示，码发生器由相位累加器和查找表构成。累加器按已定的步长进行累加，在每个参考时钟周期累加，并将结果存入寄存器。当结果溢出时重复执行，累加的过程可以看作nco输出频率的周期。使用查找表选择相应的sin和cos值输出。若使用字长为n位宽的累加器，对于某一频率控制字a，输出频率fout与输入频率控制字a的关系为：
其中，fclk为系统时钟。只要改变控制字a的大小，就可以控制输出频率fout。fout变化的最小步长△f由累加器的数据宽度决定。即：
1．2 数字混频器和积分清洗滤波器的设计及实现
在本设计中，全部过程均采用数字化处理，ddc由一对载波混频器和一对积分清洗滤波器组成。载波混频器主要用来实现下变频，积分清洗滤波器用来去掉高频分量，数据信息通过监测相邻两个符号时间内的相位变化来解调数据。两路信号在经过积分清洗滤波器后，输出信号的函数形式仍然不变，只是信号的幅值发生了变化。
由于利用fpga设计时，采用的是数字化的解调过程，因此在用vhdl实现时，需要将送过来的基于比特数据类型的位矢量先转化为有符号数，然后再进行数字运算，运算过程结束后，再将其转化为位矢量以便于进行信号的传输。两个载波混频器的输入信号为前端送来的2比特的采样数据，取值分别为±1和±3，其中，“00”代表‘1’，“01”代表‘3’，“10”代表‘-1’，“11”代表‘-3’，同样，本地载波取值±1，±3，这样经过载波混频后得到了±1、±3、±9等6个值。将这6个值用三位二进制数表示，高位为符号位，0表示正，1表示负，低位为数据位00、01、10分别代表1、3、9。所以载波混频器比较简单，用简单的门电路就可以实现，图3为混频器的综合图。对于本系统来说，虽然载波nco的输出不是一个方波，但对整体设计没什么影响。
在实现积分清洗滤波时，采取了前后两个样点相加（基于主时钟mainclk），然后由chip时钟（chipclk）进行抽样输出。这样做可以回避低通滤波器的同步问题。因为如果采取累加10次（tchip=10tmain）然后输出累加量方式的话，需要准确确定iout和qout的chip同步点，这样才能恢复出正确的基带信号。因此接收进来的qpsk信号经过下变频和低通滤波后的波形如图5中的i out和q out所示。
2 ddc的系统仿真
通过vhdl语言编写nco模块，其在modelsim中的仿真如图4所示。
其中：clk为基准时钟信号；i和q分别为sin、cos两路载波输出；carr clock为载波周期时钟，用来记录载波周期个数；load p为装载初始相位有效信号；p_init为初始相位值；fctrl为频率控制字。本设计用的是全局时钟作为工作时钟，所以虽然载波nco的输出不是一个方波，但对整体设计没什么影响，本地载波在一个周期内有4个相位，输出为系统时钟的分频信号。
图5是数字混频器仿真图，其中，sample in为接收到的信号，本文中用伪随机码；sin in、cos in为输入的两路载波信号；i out、q out为输出结果。
3 结论
本文所设计的简单ddc系统可以完成基本的下变频功能，适用于各种需要进行下变频的场合。并可免去使用专业ddc芯片的麻烦，有效实现所期望的功能。程序设计和实验表明，将接收进来的经过采样量化的数字中频信号进行数字式下变频在单片fpga中完成是完全可行的。
铱微云UWB定位基站
能源采集10年后方成主流 物联网等着吧
只看这三点！告诉你魅蓝5s是否值得买
继辽宁舰、已下水001A舰，上海开建002舰后第四艘航母开建
介绍一下TIA Portal V18安装和授权获取的流程
基于FPGA的DDC的设计
net程序员工作两年的总结
人工智能具备哪一些识别功能
CKS32F4xx系列低功耗模式之STANDBY模式
镍铁合金薄壁零件车削加工研究
赛灵思Spartan FPGA平台应用于香港应用科技研究院
IM2603用于typec外围应用的电源管理IC
模拟电路、传统数字电路与单片机有什么区别
NARLabs与比利时微电子合作 欲在MicroLED领域上跟韩国一战
电缆故障测试的原理与步骤
新一代主板BIOS技术
食用油过氧化值检测仪的应用以及功能的介绍
比特币还有扩展的余地吗
如何从生产制造环节减少电机振动因素？
Zoran推出新型高清中国有线机顶盒