DDS+PLL频率合成技术与应用
在现代电子测量、雷达、通信系统、电子对抗等技术领域中，具有频率范围宽，分辨率高，转换快速的多种模式的信号源是重要和必不可少的。20世纪70～80年代大都采用锁相频率合成技术，实现频率范围为dc(mhz)～几十ghz，分辨率达到mhz的信号源。虽然转换速度不高（几十μs到ms量级），但已广泛应用到现代电子系统中；与此同时，各种规格的锁相频率合成技术的信号源产品也投入到国际市场。
随着电子技术和集成电路的飞速发展，进入20世纪90年代后，出现了频率分辨率高（mhz量级），频率转换快（μs到ns量级）的dds大规模芯片，输出信号的频率上限基本止在hf或vhf频段内，比pll合成技术以及直接模拟合成技术所得到的信号频率低。当要求得到既有高的频率分辨率，又有较快的转换速度和较低噪声的超高频(uhf)，甚至微波信号时，dds+pll技术就显示出了强大的生命力。
一、q2230的基本结构及实现的频率合成器
q2230是qualcomm公司生产的一种单片单通道85 mhz的dds器件。它有串并行控制接口，采用85 mhz的时钟，可以合成出dc～34 mhz，具有20 mhz分辨率的信号频率范围。它的基本组成框图如图1所示。
它由频率控制缓冲器、频率控制寄存器、相位累加器、相位累加寄存器、正弦检索表5个部分组成，设有串并行输入控制的频率控制寄存器、32位的高速相位寄存器及输出12位的正弦量。
频率控制缓冲器 将输入代表频率的数码暂存起来。
频率控制寄存器 在写入脉冲的作用下，将缓冲器中的代表频率的二进制码写入该寄存器。
相位累加器 根据寄存器的代表频率的字，对系统时钟的相位进行抽样。
图2示出了相位步长△ψ与输出频率的关系。
正弦检索表将相应累加器输出的离散数字变换为相应的正弦波形离散幅度数字，再经外接的d/a转换器和低通滤波器就可获得正弦信号。
图3示出了用q2230组成的频率合成器及工作波形。
1．频率控制值的计算
根据dds调谐方程
当fs为40 mhz，输出频率为12.5 mhz时，可以按上式计算出频率控制值的相位步长字，以便控制频率变化。
因此通过改变写入到频率控制寄存器的频率字△ψ的大小，可达到精确改变输出频率的目的。
2．频率分辨率的计算设频率分辨率fr为
当fs=40 mhz时
3．最低频率和最高频率的计算
芯片中相位累加器的步长m-32，当相位累加器的相位取样步长m-1时，参考时钟相位的取样点数达到最大值为△ψ=1，此时dds输出的频率fo为最低，即fomin=fs/232。40 mhz时，fomin=0. 01 hz。当相位字长aψ=232时，输出频率fomax=aφxfs/232。根据取样定理，输出信号基波最高频率应低于所用参考时钟频率的一半，fomax=20 mhz，实际中只能用到fs的40%，即16 mhz。
ActiView借助VR技术评估求职者，现从Teddy Sagi完成650万美元的A轮融资
印制线路板的设计基础（下）
中国移动提出5G+计划将引领5G融合发展
小松与智利CODELCO公司达成协议 对“矿用TBM”进行实验性应用
汽车企业转型难 受挫的恒大正在积极寻求新的机遇
DDS+PLL频率合成技术与应用
德赛西威蝉联“全国最佳雇主”荣誉称号
电磁干扰辐射测试工作效率怎么提高
2013年全球HTML5手机将超10亿部
揭秘Magic2渐变色工艺
国内铜箔产业或将进入新的成长通道
直流/直流转换器数据表：系统效率揭秘
Intel公布CoreH系列标压处理器新品 将支持DDR4-2666内存
2018年全球及国内十大畅销智能手机排名,OPPO实力强劲
对于AI安防项目难题的探讨
三星OLED屏幕功耗减少了15%，苹果iPhone 12或采用
国产平台之OKT507-C开发板Android 安全策略漫谈
5G的出现为智慧医疗带来催化作用
科普与网站安全相关的几个Header
让机器人代替人类开展教育是否可行？
随着电子技术和集成电路的飞速发展，进入20世纪90年代后，出现了频率分辨率高（mhz量级），频率转换快（μs到ns量级）的dds大规模芯片，输出信号的频率上限基本止在hf或vhf频段内，比pll合成技术以及直接模拟合成技术所得到的信号频率低。当要求得到既有高的频率分辨率，又有较快的转换速度和较低噪声的超高频(uhf)，甚至微波信号时，dds+pll技术就显示出了强大的生命力。
一、q2230的基本结构及实现的频率合成器
q2230是qualcomm公司生产的一种单片单通道85 mhz的dds器件。它有串并行控制接口，采用85 mhz的时钟，可以合成出dc～34 mhz，具有20 mhz分辨率的信号频率范围。它的基本组成框图如图1所示。
它由频率控制缓冲器、频率控制寄存器、相位累加器、相位累加寄存器、正弦检索表5个部分组成，设有串并行输入控制的频率控制寄存器、32位的高速相位寄存器及输出12位的正弦量。
频率控制缓冲器 将输入代表频率的数码暂存起来。
频率控制寄存器 在写入脉冲的作用下，将缓冲器中的代表频率的二进制码写入该寄存器。
相位累加器 根据寄存器的代表频率的字，对系统时钟的相位进行抽样。
图2示出了相位步长△ψ与输出频率的关系。
正弦检索表将相应累加器输出的离散数字变换为相应的正弦波形离散幅度数字，再经外接的d/a转换器和低通滤波器就可获得正弦信号。
图3示出了用q2230组成的频率合成器及工作波形。
1．频率控制值的计算
根据dds调谐方程
当fs为40 mhz，输出频率为12.5 mhz时，可以按上式计算出频率控制值的相位步长字，以便控制频率变化。
因此通过改变写入到频率控制寄存器的频率字△ψ的大小，可达到精确改变输出频率的目的。
2．频率分辨率的计算设频率分辨率fr为
当fs=40 mhz时
3．最低频率和最高频率的计算
芯片中相位累加器的步长m-32，当相位累加器的相位取样步长m-1时，参考时钟相位的取样点数达到最大值为△ψ=1，此时dds输出的频率fo为最低，即fomin=fs/232。40 mhz时，fomin=0. 01 hz。当相位字长aψ=232时，输出频率fomax=aφxfs/232。根据取样定理，输出信号基波最高频率应低于所用参考时钟频率的一半，fomax=20 mhz，实际中只能用到fs的40%，即16 mhz。
ActiView借助VR技术评估求职者，现从Teddy Sagi完成650万美元的A轮融资
印制线路板的设计基础（下）
中国移动提出5G+计划将引领5G融合发展
小松与智利CODELCO公司达成协议 对“矿用TBM”进行实验性应用
汽车企业转型难 受挫的恒大正在积极寻求新的机遇
DDS+PLL频率合成技术与应用
德赛西威蝉联“全国最佳雇主”荣誉称号
电磁干扰辐射测试工作效率怎么提高
2013年全球HTML5手机将超10亿部
揭秘Magic2渐变色工艺
国内铜箔产业或将进入新的成长通道
直流/直流转换器数据表：系统效率揭秘
Intel公布CoreH系列标压处理器新品 将支持DDR4-2666内存
2018年全球及国内十大畅销智能手机排名,OPPO实力强劲
对于AI安防项目难题的探讨
三星OLED屏幕功耗减少了15%，苹果iPhone 12或采用
国产平台之OKT507-C开发板Android 安全策略漫谈
5G的出现为智慧医疗带来催化作用
科普与网站安全相关的几个Header
让机器人代替人类开展教育是否可行？