SRAM的基础电路及原理分析
硬件面试的时候，看到应聘者简历上写着，有过amd工作或实习经历，熟悉cpu和内存。于是我问，那请你画一下sram和dram的基本cell出来，然后简要说一下工作原理及特点，但是没能说出来。
有不少人这两个基本单元画不出来，不能算熟悉cpu和内存，这两个深究下来就太复杂了，不展开说，本文主要分析sram相关的基础电路及原理分析，便于大家更好的理解。
先上sram和dram的电路基本单元，如下图
从上图可以看到二者最明显的区别就是，sram的结构比dram的要复杂很多，这也就造成了sram会比dram贵很多。对比二者，区别如下
大家都知道，cpu是负责运算和处理的，而存储器则是负责交换数据的。有人是这么比喻的（场景是工程师的工作），说cpu就是工程师本人，内存就像是工作台，需要及时处理的东西需要先拿到工作台上才方便处理。那么硬盘是什么呢？硬盘就像柜子，存放电子器件仪器用的仓库，存东西。
存储器有两个基本的构成单元，sram 和 dram，充分理解这两个概念以及电路原理，对于学习应用cpu构架以及ddr非常有用。dram就是动态（dynamic）随机存储器，sram是静态（static）随机存储器。这一动一静的本质是什么呢？先说静态随机存储器，它是利用如d触发器的结构来完成数据的读取与写入的，资料的写入不需要刷新动作，这样不需要刷新动作的就成为静态。同时，这样使得控制器设计很简单，存取的速度比dram快很多。适合于高速存储的应用场景比如cpu的cache缓存。
理解了静态随机存储器之后，动态随机存储器就好理解了。动态就是指利用电容的充放电来实现资料的写入与读取动作，因为电容会慢慢放电，如果放电到阈值以下，数据可能就会丢失了，因此需要每隔一段时间来做刷新的动作，以保持资料的完整性。最常见的就是手机和电脑的内存了。
1 第一层认识—一个d触发器构成最简单 sram
首先，可以从最基础数字电路开始。有一个很基本但是深刻且直接的认识：sram cell最简单的构成单元就是一个d触发器，如下图所示，d触发器是数字电路系统里面的一个基本单元。
1 bit的sram单元的核心电路就是一个d触发器。当有power存在的时候，因为d触发器的特性，数据可以保存，不需要刷新。触发器是具有记忆功能的，具有两个稳定的信息存储状态。d触发器的特性方程是：q(n+1)=d；也就是记忆前一个状态，可以从rs触发器出发，写一下真值表，推算就很好理解了。波形图如下所示：
2 第二层认识—4个单管构成的sram
然后，可以用基本晶体管层面来搭建一个简单的sram单元，仅仅由4个nmos管和两个电阻构成的。
【电路详细分析】
sram的整个单元具有对称性。其中除了q1和q2的部分，是用来锁存1位数字信号。q1，q2是传输管，它们在对存储器进行读／写操作时完成将存储单元与外围电路进行连接或断开的作用。
对单元的存取通过字线wl(word line)使能，字线wl为高电平时传输管导通，使存储单元的内容传递到位线bl(bit line)，单元信息的反信号传递到位线bl#，外围电路通过bl和bl#读取信息。
写操作时，sram单元阵列的外围电路将电压传递到bl和bl#上作为输入，字线wl使能后，信息写入存储单元。
3 第三层认识--6管单管构成的sram
最后，可以从ic的制造层面来看。其实，大部分与第二层差不多，只是m2与m4用pmos代替。sram中的每一bit存储在由四个场效应管（m1, m2, m3, m4）构成两个交叉耦合的反相器中。另外两个场效应管（m5，m6）是存储基本单元到用于读写位线（bit line）的控制开关。
一个sram基本单元有0和1两个电平稳定状态。sram 基本单元由两个cmos反相器组成。两个反相器的输入、输出交叉连接，即第一个反相器的输出连接第二个反相器的输入，第二个反相器的输出连接第一个反相器的输入。这就能实现两个反相器的输出状态的锁定、保存，即存储了一个位的状态。分析简图：
【详细的电路分析】
sram的基本单元存在三种状态：standby（空闲），read（读）和write（写）。
第一种状态：standby
如果wl没有选为高电平，那么m5和m6两个作为控制用的晶体管处于断路状态，也就是基本单元与位线bl隔离。而m1-m4组成的两个反相器继续保持其状态。
第二种状态：read
首先，假设存储的内容为1，也就是q处为高电平。读周期初始，两根位线bl, bl#预充值为高电平，因为读写状态时，wl也会为高电平，使得让作为控制开关的两个晶体管m5, m6导通。
然后，让q的值传递给位线bl只到预充的电位，同时泄放掉bl#预充的电。具体来说，利用m1和m5的通路直接连到低电平使其值为低电平，即bl#为低；另一方面，在bl一侧，m4和m6导通，把bl直接拉高。
第三种状态：write
写周期开始，首先把要写入的状态加载到位线bl，假设要写入0，那么就设置bl为0且bl#为1。然后，wl设置为高电平，如此，位线的状态就被载入sram的基本单元了。具体分析过程，可以自己画一下。
总结：
sram和dram之间的区别在于它们的工作原理和存储方式。
sram是静态随机存取存储器，它使用触发器来存储数据，速度快但容量较小。
而dram是动态随机存取存储器，它使用电容来存储数据，速度较慢但容量较大。
此外，sram不需要刷新操作，而dram需要定期刷新以保持数据的有效性。
根据应用需求，选择适合的存储器类型是非常重要的。
台半导体封测产业完成整并最后一步
物联网包括了哪一些技术
LED防爆灯驱动电源的功能具有怎样的特性
联通版Nano-SIM卡曝光 可预约免费换卡
将光纤用于传感器网络设计中有着怎样的好处
SRAM的基础电路及原理分析
2013无线领域的NOR闪存营收将持续下滑
一款简单的灯泡，或许能看到智能家居的未来
通用复合并联缓冲器(LF347)
是德科技推出首款面向军事、公共安全和航空航天无线电台通信领域的 PXI 参考解决方案
风河发布Linux平台升级套件Wind River Linux 4 Update Pack 2
易通自动化极大程度地为客户提高生产效率，降低生产制造成本
电网智能仓储管理系统解决方案
国产铁电存储器PB85RS2MC（MB85RS2MT）用于旋转编码器
ADI公司陈宝兴博士当选IEEE会士
关于智能路灯无线控制方案的详细介绍
使用Mo－PDA复合物来组装超结构
高通收购NXP一波三折,收购恩智浦意在物联网领域
对低压短途电动汽车用异步电动机低速重载运行的转矩特性进行了研究
笙科电子推出第四代2.4GHz TRX芯片A7130
有不少人这两个基本单元画不出来，不能算熟悉cpu和内存，这两个深究下来就太复杂了，不展开说，本文主要分析sram相关的基础电路及原理分析，便于大家更好的理解。
先上sram和dram的电路基本单元，如下图
从上图可以看到二者最明显的区别就是，sram的结构比dram的要复杂很多，这也就造成了sram会比dram贵很多。对比二者，区别如下
大家都知道，cpu是负责运算和处理的，而存储器则是负责交换数据的。有人是这么比喻的（场景是工程师的工作），说cpu就是工程师本人，内存就像是工作台，需要及时处理的东西需要先拿到工作台上才方便处理。那么硬盘是什么呢？硬盘就像柜子，存放电子器件仪器用的仓库，存东西。
存储器有两个基本的构成单元，sram 和 dram，充分理解这两个概念以及电路原理，对于学习应用cpu构架以及ddr非常有用。dram就是动态（dynamic）随机存储器，sram是静态（static）随机存储器。这一动一静的本质是什么呢？先说静态随机存储器，它是利用如d触发器的结构来完成数据的读取与写入的，资料的写入不需要刷新动作，这样不需要刷新动作的就成为静态。同时，这样使得控制器设计很简单，存取的速度比dram快很多。适合于高速存储的应用场景比如cpu的cache缓存。
理解了静态随机存储器之后，动态随机存储器就好理解了。动态就是指利用电容的充放电来实现资料的写入与读取动作，因为电容会慢慢放电，如果放电到阈值以下，数据可能就会丢失了，因此需要每隔一段时间来做刷新的动作，以保持资料的完整性。最常见的就是手机和电脑的内存了。
1 第一层认识—一个d触发器构成最简单 sram
首先，可以从最基础数字电路开始。有一个很基本但是深刻且直接的认识：sram cell最简单的构成单元就是一个d触发器，如下图所示，d触发器是数字电路系统里面的一个基本单元。
1 bit的sram单元的核心电路就是一个d触发器。当有power存在的时候，因为d触发器的特性，数据可以保存，不需要刷新。触发器是具有记忆功能的，具有两个稳定的信息存储状态。d触发器的特性方程是：q(n+1)=d；也就是记忆前一个状态，可以从rs触发器出发，写一下真值表，推算就很好理解了。波形图如下所示：
2 第二层认识—4个单管构成的sram
然后，可以用基本晶体管层面来搭建一个简单的sram单元，仅仅由4个nmos管和两个电阻构成的。
【电路详细分析】
sram的整个单元具有对称性。其中除了q1和q2的部分，是用来锁存1位数字信号。q1，q2是传输管，它们在对存储器进行读／写操作时完成将存储单元与外围电路进行连接或断开的作用。
对单元的存取通过字线wl(word line)使能，字线wl为高电平时传输管导通，使存储单元的内容传递到位线bl(bit line)，单元信息的反信号传递到位线bl#，外围电路通过bl和bl#读取信息。
写操作时，sram单元阵列的外围电路将电压传递到bl和bl#上作为输入，字线wl使能后，信息写入存储单元。
3 第三层认识--6管单管构成的sram
最后，可以从ic的制造层面来看。其实，大部分与第二层差不多，只是m2与m4用pmos代替。sram中的每一bit存储在由四个场效应管（m1, m2, m3, m4）构成两个交叉耦合的反相器中。另外两个场效应管（m5，m6）是存储基本单元到用于读写位线（bit line）的控制开关。
一个sram基本单元有0和1两个电平稳定状态。sram 基本单元由两个cmos反相器组成。两个反相器的输入、输出交叉连接，即第一个反相器的输出连接第二个反相器的输入，第二个反相器的输出连接第一个反相器的输入。这就能实现两个反相器的输出状态的锁定、保存，即存储了一个位的状态。分析简图：
【详细的电路分析】
sram的基本单元存在三种状态：standby（空闲），read（读）和write（写）。
第一种状态：standby
如果wl没有选为高电平，那么m5和m6两个作为控制用的晶体管处于断路状态，也就是基本单元与位线bl隔离。而m1-m4组成的两个反相器继续保持其状态。
第二种状态：read
首先，假设存储的内容为1，也就是q处为高电平。读周期初始，两根位线bl, bl#预充值为高电平，因为读写状态时，wl也会为高电平，使得让作为控制开关的两个晶体管m5, m6导通。
然后，让q的值传递给位线bl只到预充的电位，同时泄放掉bl#预充的电。具体来说，利用m1和m5的通路直接连到低电平使其值为低电平，即bl#为低；另一方面，在bl一侧，m4和m6导通，把bl直接拉高。
第三种状态：write
写周期开始，首先把要写入的状态加载到位线bl，假设要写入0，那么就设置bl为0且bl#为1。然后，wl设置为高电平，如此，位线的状态就被载入sram的基本单元了。具体分析过程，可以自己画一下。
总结：
sram和dram之间的区别在于它们的工作原理和存储方式。
sram是静态随机存取存储器，它使用触发器来存储数据，速度快但容量较小。
而dram是动态随机存取存储器，它使用电容来存储数据，速度较慢但容量较大。
此外，sram不需要刷新操作，而dram需要定期刷新以保持数据的有效性。
根据应用需求，选择适合的存储器类型是非常重要的。
台半导体封测产业完成整并最后一步
物联网包括了哪一些技术
LED防爆灯驱动电源的功能具有怎样的特性
联通版Nano-SIM卡曝光 可预约免费换卡
将光纤用于传感器网络设计中有着怎样的好处
SRAM的基础电路及原理分析
2013无线领域的NOR闪存营收将持续下滑
一款简单的灯泡，或许能看到智能家居的未来
通用复合并联缓冲器(LF347)
是德科技推出首款面向军事、公共安全和航空航天无线电台通信领域的 PXI 参考解决方案
风河发布Linux平台升级套件Wind River Linux 4 Update Pack 2
易通自动化极大程度地为客户提高生产效率，降低生产制造成本
电网智能仓储管理系统解决方案
国产铁电存储器PB85RS2MC（MB85RS2MT）用于旋转编码器
ADI公司陈宝兴博士当选IEEE会士
关于智能路灯无线控制方案的详细介绍
使用Mo－PDA复合物来组装超结构
高通收购NXP一波三折,收购恩智浦意在物联网领域
对低压短途电动汽车用异步电动机低速重载运行的转矩特性进行了研究
笙科电子推出第四代2.4GHz TRX芯片A7130