神奇的“小芯片”设计，可在一颗芯片上使用不同工艺进行制造
今年isscc的议题涵盖毫米波、机器学习、量子等热门关键技术。
摩尔定律逼近极限以及越来越昂贵的先进半导体制程工艺，让整个芯片产业都面临困境。此前，业界通过将多个功能集成到单一芯片中来满足需求，比如手机soc。但是，soc集成的复杂度和成本越来越高，让这种方式面临挑战。
在这样的背景下，有一些先进的处理器通过先进的封装和高带宽连接技术，将不同的小芯片（chiplet）封装成一颗芯片，让芯片性能够持续增加的同时保持成本的可控性，英特尔和amd就是这种技术的重要推动力。
在isscc 2020上，英特尔在2月18日的session 8中介绍了10nm与22ffl混合封装的lakefield处理器，采用的是英特尔的foveros 3d封装技术，封装尺寸为12 x 12 x 1毫米。lakefield作为英特尔首款采用了foveros技术的产品，能够在指甲大小的封装中取得性能、能效的优化平衡。
图1：foveros 3d封装技术，来源英特尔。
foveros封装技术改变了以往将不同ip模块放置在同一2d平面上的做法，改为3d立体式堆叠。做个类比，传统的方式是将芯片设计为一张煎饼，而新的设计则是将芯片设计成1毫米厚的夹心蛋糕。这样可以提升灵活性，并且不需要整个芯片都采用最先进的工艺，成本也可以更低。
amd大获成功的epyc同样使用类似的思路，在此次的isscc上，amd在session 2中介绍了使用小芯片架构的高性能服务器产品及性价比的优势。
两者的不同点在于，epyc使用的是2.5d架构的封装，英特尔使用的是3d堆叠封装。
在isscc 2020会议上，法国公司leti也发表了一篇论文，介绍了他们使用3d堆栈、有源中介层等技术制造的96核芯片。
根据他们的论文，这个96核芯片有6组cpu单元组成，每组有16个核心，不过leti没提到cpu内核使用的是arm还是risc-v，亦或者是其他，但肯定会是低功耗小核心，使用的也是28nm fd-soi工艺。
cea-leti的科学主管pascal vivet表示，如果要允许不同技术的多个小芯片供应商集成到系统中，有源插入器是小芯片技术的最佳选择。
“如果要将接口不兼容的a供应商的小芯片与供应商b的小芯片集成在一起，需要一种将它们‘粘合’在一起的方法。” pascal vivet 说，“并且将它们‘粘合’在一起的唯一方法是使用插入器中的有源电路。”
这6组cpu核心使用了3d堆栈技术面对面配置，通过20um微凸点连接到有源中介层上，后者又是通过65nm工艺制造的tsv（硅通孔）技术连接。
在这个96核芯片上，除了cpu及tsv、中介层之外，还集成了调压模块、弹性拓扑总线、3d插件、内存-io主控及物理层等。
据悉，该系统每平方毫米的传输速率可以达到3 tb/s，延迟仅为0.6纳秒。
图：cea-leti 96核芯片
总之，这款96核芯片集成了大量不同工艺、不同用途的核心，电压管理、io等外围单元也集成进来了，是异构芯片的一次重要突破。
通过灵活高效、可扩展的缓存一致性架构，这个芯片最终可能扩展到512核，在高性能计算及其他领域有望得到推广应用。
LED显示系统DMA控制器的设计
小型化需求中微控制的封装浅谈
晶电打入全球首款Mini LED笔电供应链 法人看好后续Mini LED接单情况
“2018首届全球物联网产业大会”在深圳隆重举行
补偿电容器温度升高怎么回事
神奇的“小芯片”设计，可在一颗芯片上使用不同工艺进行制造
Imagination与飞桨合作提出“软硬一体赋能芯片设计”理念
为什么说FB收购Oculus是个错误的决定？
蚂蚁回应被约谈：成立整改工作组
安卓8.0+高通骁龙835，配置不是一般的强悍，诺基亚9搞事情！
模拟电路网络课件 第二十六节:差分式放大电路
如何实现STM8L151G6U6超低功耗
CDMA2000 1X EV-DV有什么特点？
杠杆合约交易系统开发_永续合约系统开发
我们为什么要将无人机应用在消防领域
什么是ILO它和ICO与IEO有何不同
基于USB总线接口的微波开关控制器
太阳能光伏发电对人体有辐射吗
plc开关量输入输出模块如何选择？
新能源车的全新支付体验，物联网+无感支付
摩尔定律逼近极限以及越来越昂贵的先进半导体制程工艺，让整个芯片产业都面临困境。此前，业界通过将多个功能集成到单一芯片中来满足需求，比如手机soc。但是，soc集成的复杂度和成本越来越高，让这种方式面临挑战。
在这样的背景下，有一些先进的处理器通过先进的封装和高带宽连接技术，将不同的小芯片（chiplet）封装成一颗芯片，让芯片性能够持续增加的同时保持成本的可控性，英特尔和amd就是这种技术的重要推动力。
在isscc 2020上，英特尔在2月18日的session 8中介绍了10nm与22ffl混合封装的lakefield处理器，采用的是英特尔的foveros 3d封装技术，封装尺寸为12 x 12 x 1毫米。lakefield作为英特尔首款采用了foveros技术的产品，能够在指甲大小的封装中取得性能、能效的优化平衡。
图1：foveros 3d封装技术，来源英特尔。
foveros封装技术改变了以往将不同ip模块放置在同一2d平面上的做法，改为3d立体式堆叠。做个类比，传统的方式是将芯片设计为一张煎饼，而新的设计则是将芯片设计成1毫米厚的夹心蛋糕。这样可以提升灵活性，并且不需要整个芯片都采用最先进的工艺，成本也可以更低。
amd大获成功的epyc同样使用类似的思路，在此次的isscc上，amd在session 2中介绍了使用小芯片架构的高性能服务器产品及性价比的优势。
两者的不同点在于，epyc使用的是2.5d架构的封装，英特尔使用的是3d堆叠封装。
在isscc 2020会议上，法国公司leti也发表了一篇论文，介绍了他们使用3d堆栈、有源中介层等技术制造的96核芯片。
根据他们的论文，这个96核芯片有6组cpu单元组成，每组有16个核心，不过leti没提到cpu内核使用的是arm还是risc-v，亦或者是其他，但肯定会是低功耗小核心，使用的也是28nm fd-soi工艺。
cea-leti的科学主管pascal vivet表示，如果要允许不同技术的多个小芯片供应商集成到系统中，有源插入器是小芯片技术的最佳选择。
“如果要将接口不兼容的a供应商的小芯片与供应商b的小芯片集成在一起，需要一种将它们‘粘合’在一起的方法。” pascal vivet 说，“并且将它们‘粘合’在一起的唯一方法是使用插入器中的有源电路。”
这6组cpu核心使用了3d堆栈技术面对面配置，通过20um微凸点连接到有源中介层上，后者又是通过65nm工艺制造的tsv（硅通孔）技术连接。
在这个96核芯片上，除了cpu及tsv、中介层之外，还集成了调压模块、弹性拓扑总线、3d插件、内存-io主控及物理层等。
据悉，该系统每平方毫米的传输速率可以达到3 tb/s，延迟仅为0.6纳秒。
图：cea-leti 96核芯片
总之，这款96核芯片集成了大量不同工艺、不同用途的核心，电压管理、io等外围单元也集成进来了，是异构芯片的一次重要突破。
通过灵活高效、可扩展的缓存一致性架构，这个芯片最终可能扩展到512核，在高性能计算及其他领域有望得到推广应用。
LED显示系统DMA控制器的设计
小型化需求中微控制的封装浅谈
晶电打入全球首款Mini LED笔电供应链 法人看好后续Mini LED接单情况
“2018首届全球物联网产业大会”在深圳隆重举行
补偿电容器温度升高怎么回事
神奇的“小芯片”设计，可在一颗芯片上使用不同工艺进行制造
Imagination与飞桨合作提出“软硬一体赋能芯片设计”理念
为什么说FB收购Oculus是个错误的决定？
蚂蚁回应被约谈：成立整改工作组
安卓8.0+高通骁龙835，配置不是一般的强悍，诺基亚9搞事情！
模拟电路网络课件 第二十六节:差分式放大电路
如何实现STM8L151G6U6超低功耗
CDMA2000 1X EV-DV有什么特点？
杠杆合约交易系统开发_永续合约系统开发
我们为什么要将无人机应用在消防领域
什么是ILO它和ICO与IEO有何不同
基于USB总线接口的微波开关控制器
太阳能光伏发电对人体有辐射吗
plc开关量输入输出模块如何选择？
新能源车的全新支付体验，物联网+无感支付