首页
数字前端设计的x.5分频实现思路
思路很简单,在3个周期里产生两个脉冲,等效于分频1.5。
第一个脉冲很容易实现。计数器2’b00 -- 2’b01 – 2’b10无限循环,最高位就是每三个周期出现一次的脉冲。第二个脉冲要用到一个negedge dff。两个脉冲or一下,输出就是1.5分频。
下面是verilog rtl及波形。
2.5 分频
一样的思路,5个周期产生两个脉冲就可以了。
其他x.5分频可以按同样的思路类推。
这种分频后的输出有几个“缺陷“,使用的时候要注意。
- 占空比无法做到50-50。
- 分频输出有一点jitter。jitter来自于两个脉冲上升沿相对于原始时钟的上升沿下降沿,delay是不一样的。原始时钟本身上升沿下降沿的jitter会叠加在上面。
要求不高的场合,这种数字逻辑实现的小数分频输出可以当作时钟用。jitter要求高的场合,还是要用pll实现。
盛志凡:就《TVOS发展现状与重点工作》发表了精彩演讲
快讯:奥迪起诉蔚来侵权 紫色iPhone14 Pro概念渲染图曝光
开关电源无模型控制的研究
STM8和32的触摸按键功能
欧洲媒体走进中国临工生产基地,感受中国制造的魅力
数字前端设计的x.5分频实现思路
基于功率晶体管TIP33C和TIP34C的40W功率放大器电路图
为USB端口和集线器供电L5963解决方案
先进封装已成为半导体越来越普遍的主题
雷柏MT550S新款多模式的无线充电鼠标
消费电子市场一触即发,屏下指纹产业链迎来发展机遇
华为数据中心交换机通过欧洲安全评估认证
中国移动正式发布了2019年第一季度财报
水泵综合性能测试系统的功能是什么
几种主流触控式面板技术分析
究竟有什么玄机!三星Note 9要用屏幕下指纹了
长城电脑上架国产笔记本“UF717”:飞腾CPU、自研独立显卡
美高森美发布带有RTG4 PROTO FPGA的全新开发工具套件 为航天设计人员提供综合评测和设计平台
中小企业“机器换人”面临资金不足,专业人才缺乏等问题
基于ARM的空间光通信APT控制系统设计