Xilinx将业界最大容量器件翻番达到440万逻辑单元 密度优势领先整整一代
virtex ultrascale技术将器件密度领先优势从28nm的2倍提升到20nm的4倍，采用先进的3d ic技术为客户提供了超越工艺节点的价值优势
2013年12月10日，中国北京讯 - all programmable fpga、soc和3d ic的全球领先企业赛灵思公司 （xilinx， inc. （nasdaq:xlnx） ）今天发布拥有440万个逻辑单元的创纪录产品，其密度是业界最高密度产品virtex® -7 2000t的两倍以上，该器件使其成功在高端器件市场连续两代保持领先优势，并为客户提供了超越工艺节点的价值优势。作为赛灵思今天推出的all programmable ultrascale™ 系列的最高端器件，virtex® ultrascale vu440 3d ic将赛灵思的领先优势从28nm的2倍提升到20nm的4倍，其容量超出任何其他可编程器件。vu440采用先进的3d ic技术，在20nm工艺节点上的容量已经超出了此前公开发布的所有竞争性14/16nm工艺计划。
virtex ultrascale vu440为新一代生产和原型设计应用提供了5000万个asic等效门，树立了全新的行业标杆。20nm virtex ultrascale器件还为400g muxsar、400g转发器和400g mac-to interlaken 桥接器应用的单芯片实现方案提供了最高系统性能和带宽。
新思科技公司（synopsys）ip和系统市场营销副总裁john koeter指出：“新思科技全面集成的软/硬件haps® fpga原型设计系统已經采用了赛灵思6代器件。我们期待赛灵思virtex ultrascale vu440功能与haps独特的系统功能相结合，将提升整体系统性能和容量，进而为早期软件开发、软/硬件集成以及soc系统验证等提供更高的生产力。”
virtex ultrascale系列新增了可重编程功能，为客户带来了全新高度的性能、系统集成度和带宽，而且asic级的架构让virtex ultrascale vu440的可扩展性成为可能，支持新一代布线方案，提供类似于asic的时钟和电源管理功能，消除互联瓶颈并能确保关键路径的最佳化，从而能实现高达90%的利用率。除了关键架构模块（如更宽的乘法器、高速存储器级联、33g功能收发器、新增业界领先的集成式100gbps以太网mac和150gb/s interlaken ip核）的重大进步之外，上述器件还能利用全线速率下的智能处理功能实现数百gb/s级系统性能。
arm公司硬件加速技术总监spencer saunders指出：“arm 已经用了以前好几代virtex fpga为我们的ip进行验证。 ultrascale架构创新与vivado相结合，可实现比以往更高的利用率和性能。virtex ultrascale提供了巨大逻辑门容量、出色的串行带宽以及优异的输入输出引脚，是我们快速开发新一代ip产品的理想选择。”
第二代堆叠硅片互联（ssi）技术对virtex ultrascale vu440实现业界最高带宽和容量起着重要作用。第二代ssi技术建立在台积公司（tsmc） cowos制造技术之上，将芯片间带宽提高了5倍，在整个切片边界采用统一时钟架构，能为设计人员提供虚拟单芯片的设计体验。利用其ssi技术，赛灵思能够提供比其他竞争产品大2到4倍的业界最大容量器件，并持续超越摩尔定律的发展速度。赛灵思于2011年在其virtex-7 2000t器件中首次采用ssi技术，该产品也是当时全球容量最大的器件，共采用68亿个晶体管，为客户提供了前所未有的200万个逻辑单元（即2000万个asic等效门）。
赛灵思的ultrascale器件采用业界独一无二的asic级可编程架构，具有asic级的优势，能从20nm平面扩展到16nm finfet技术，以及从单芯片扩展到3d ic。通过结合采用台积公司的尖端技术、协同优化的vivado® asic增强型设计套件以及近期推出的ultrafast™设计方法，赛灵思可实现的系统级性能和集成度是同类竞争产品的1.5倍乃至2倍，达到超越竞争市场一到两年的领先一代优势。
供货情况
赛灵思ultrascale器件得到vivado design suite 2013.4版本的支持，详细的产品技术文档，敬请参阅china.xilinx.com/virtex-ultrascale。如需了解有关ultrascale架构的更多信息，敬请访问以下网址：china.xilinx.com/ultrascale。virtex ultrascale器件预计将于2014年上半年正式供货。
关于赛灵思
赛灵思是all programmable fpga、soc和3d ic的全球领先企业。赛灵思公司行业领先的产品与新一代设计环境以及 ip 核完美地整合在一起，可满足客户对可编程逻辑乃至可编程系统集成的广泛需求。
AT32F435/437 ADC使用指南
全球三大DRAM大厂涉嫌联合操纵DRAM内存价格被起诉
可以具体显示时间和控制时间的数字钟
高速电路PCB不理想的参考平面
基于3D打印在可穿戴传感器领域的应用前景
Xilinx将业界最大容量器件翻番达到440万逻辑单元 密度优势领先整整一代
仍然坚持不懈：微软正开发Win10移动版设备
数据读心术，被“操控的选举”
LM4702高保真功放器件的设计原理
诺基亚8？金色版本诺基亚新旗舰曝光，有种亮瞎眼的感觉！
工业互联网正促进传统产业的升级发展
物联网的“心脏”传感器市场到底如何？
CS5532-PIC程序代码解析
“新基建”风口之下，AIoT将成为5G智能手机市场竞争的破局关键
5G将于2020年进入商业运转 手机瓶颈仍待突破
Raychem瑞侃压接D-Sub连接器的特征与优势
通过简单的「图像旋转」预测便可为图像特征学习提供强大监督信号
Python-正则与简单web服务器
基于HFSS与ADS结合的微波滤波器设计
超高颜值 满血性能！4月畅销锐龙本排行榜
2013年12月10日，中国北京讯 - all programmable fpga、soc和3d ic的全球领先企业赛灵思公司 （xilinx， inc. （nasdaq:xlnx） ）今天发布拥有440万个逻辑单元的创纪录产品，其密度是业界最高密度产品virtex® -7 2000t的两倍以上，该器件使其成功在高端器件市场连续两代保持领先优势，并为客户提供了超越工艺节点的价值优势。作为赛灵思今天推出的all programmable ultrascale™ 系列的最高端器件，virtex® ultrascale vu440 3d ic将赛灵思的领先优势从28nm的2倍提升到20nm的4倍，其容量超出任何其他可编程器件。vu440采用先进的3d ic技术，在20nm工艺节点上的容量已经超出了此前公开发布的所有竞争性14/16nm工艺计划。
virtex ultrascale vu440为新一代生产和原型设计应用提供了5000万个asic等效门，树立了全新的行业标杆。20nm virtex ultrascale器件还为400g muxsar、400g转发器和400g mac-to interlaken 桥接器应用的单芯片实现方案提供了最高系统性能和带宽。
新思科技公司（synopsys）ip和系统市场营销副总裁john koeter指出：“新思科技全面集成的软/硬件haps® fpga原型设计系统已經采用了赛灵思6代器件。我们期待赛灵思virtex ultrascale vu440功能与haps独特的系统功能相结合，将提升整体系统性能和容量，进而为早期软件开发、软/硬件集成以及soc系统验证等提供更高的生产力。”
virtex ultrascale系列新增了可重编程功能，为客户带来了全新高度的性能、系统集成度和带宽，而且asic级的架构让virtex ultrascale vu440的可扩展性成为可能，支持新一代布线方案，提供类似于asic的时钟和电源管理功能，消除互联瓶颈并能确保关键路径的最佳化，从而能实现高达90%的利用率。除了关键架构模块（如更宽的乘法器、高速存储器级联、33g功能收发器、新增业界领先的集成式100gbps以太网mac和150gb/s interlaken ip核）的重大进步之外，上述器件还能利用全线速率下的智能处理功能实现数百gb/s级系统性能。
arm公司硬件加速技术总监spencer saunders指出：“arm 已经用了以前好几代virtex fpga为我们的ip进行验证。 ultrascale架构创新与vivado相结合，可实现比以往更高的利用率和性能。virtex ultrascale提供了巨大逻辑门容量、出色的串行带宽以及优异的输入输出引脚，是我们快速开发新一代ip产品的理想选择。”
第二代堆叠硅片互联（ssi）技术对virtex ultrascale vu440实现业界最高带宽和容量起着重要作用。第二代ssi技术建立在台积公司（tsmc） cowos制造技术之上，将芯片间带宽提高了5倍，在整个切片边界采用统一时钟架构，能为设计人员提供虚拟单芯片的设计体验。利用其ssi技术，赛灵思能够提供比其他竞争产品大2到4倍的业界最大容量器件，并持续超越摩尔定律的发展速度。赛灵思于2011年在其virtex-7 2000t器件中首次采用ssi技术，该产品也是当时全球容量最大的器件，共采用68亿个晶体管，为客户提供了前所未有的200万个逻辑单元（即2000万个asic等效门）。
赛灵思的ultrascale器件采用业界独一无二的asic级可编程架构，具有asic级的优势，能从20nm平面扩展到16nm finfet技术，以及从单芯片扩展到3d ic。通过结合采用台积公司的尖端技术、协同优化的vivado® asic增强型设计套件以及近期推出的ultrafast™设计方法，赛灵思可实现的系统级性能和集成度是同类竞争产品的1.5倍乃至2倍，达到超越竞争市场一到两年的领先一代优势。
供货情况
赛灵思ultrascale器件得到vivado design suite 2013.4版本的支持，详细的产品技术文档，敬请参阅china.xilinx.com/virtex-ultrascale。如需了解有关ultrascale架构的更多信息，敬请访问以下网址：china.xilinx.com/ultrascale。virtex ultrascale器件预计将于2014年上半年正式供货。
关于赛灵思
赛灵思是all programmable fpga、soc和3d ic的全球领先企业。赛灵思公司行业领先的产品与新一代设计环境以及 ip 核完美地整合在一起，可满足客户对可编程逻辑乃至可编程系统集成的广泛需求。
AT32F435/437 ADC使用指南
全球三大DRAM大厂涉嫌联合操纵DRAM内存价格被起诉
可以具体显示时间和控制时间的数字钟
高速电路PCB不理想的参考平面
基于3D打印在可穿戴传感器领域的应用前景
Xilinx将业界最大容量器件翻番达到440万逻辑单元 密度优势领先整整一代
仍然坚持不懈：微软正开发Win10移动版设备
数据读心术，被“操控的选举”
LM4702高保真功放器件的设计原理
诺基亚8？金色版本诺基亚新旗舰曝光，有种亮瞎眼的感觉！
工业互联网正促进传统产业的升级发展
物联网的“心脏”传感器市场到底如何？
CS5532-PIC程序代码解析
“新基建”风口之下，AIoT将成为5G智能手机市场竞争的破局关键
5G将于2020年进入商业运转 手机瓶颈仍待突破
Raychem瑞侃压接D-Sub连接器的特征与优势
通过简单的「图像旋转」预测便可为图像特征学习提供强大监督信号
Python-正则与简单web服务器
基于HFSS与ADS结合的微波滤波器设计
超高颜值 满血性能！4月畅销锐龙本排行榜